Устройство для контроля блоков микропрограммного управления

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в отладочных комплексах микропрограммных вычислительных и управляющих систем. Цель изобретения - расширение области применения устройства за счет увеличения числа типов проверяемых микрокоманд. Она достигается введением триггера 17 пуска, триггера 18 блокировки, генератора 19, дешифратора 22, третьего - пятого элементов ИЛИ 27 - 29, первого и второго коммутаторов 30, 31. Вместе с тем устройство для контроля блоков микропрограммного управления содержит регистры операционной части 11, адресной части 12, адреса отказа 13, триггеры 14 - 16 отказа, схемы 20 и 21 сравнения, элементы И 23 и 24, два элемента ИЛИ 25 и 26. Сущность заключается в обеспечении возможности контроля блоков микропрограммного управления, реализующих "пустые" микрокоманды со "ждущими" логическими условиями. 4 ил., 1 табл.

А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU „„1599861 (51)5 G 06 F 11 16

ОПИСАНИЕ ИЗОБРЕ1ЕНИЯ

Н А ВТОРСКОМ,К СВИДЕТЕЛЬСТВУ

Фиг l

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4622556/24-24 (22) 20. 12. 88 (46) 15.10.90. Bran. Р 38 (72) Н.П.Благодарный, Г.Н.Тимонькин, В.С.Харченко, С.Н.Ткаченко и О;В.Еременко (53) 681.3(088 ° 8) (56) Авторское свидетельство СССР

У 940159, кл. G 06 F 9/22, 11/26, 1982.

Авторское свидетельство СССР

У 1203526, кл. С 06 F 9/22, 11/16, 1986. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ

МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в отладочных комплексах микропрограммных вычислительных и управляющих систем. Цель

2 изобретения -расширение области применения устройства за счет увеличения числа типов проверяемых микрокоманд..Она достигается введением триг-, гера 17 пуска, триггера 18 блокировки, генератора 19, дешифратора 22, третьего-пятого элементов ИЛИ 27-29, первого и второго коммутаторов 30, 31. Вместе с тем устройство для контроля блоков микропрограммного управления содержит регистры операционной части 11, адресной части 12, адреса отказа 13, триггеры 14-16 отказа, схемы 20 и 21 сравнения, элементы И 23 и 24, два элемента ИЛИ 25 и

26. Сущность заключается в обеспе— чении воэможности контроля блоков Е микропрограммного управления, реализующих. "пустые" микрокоманды со "жду- %Ф У щими" логическими условиями. 4 ил., 1 табл.

1599861

Изобретение относится к автоматике и вычислительной технике и может быть использовано в составе отладочных комплексов микропрограммных вычислительных и управляющих систем.

Цель изобретения - расширение области применения за счет увеличения числа типов проверяемых микрокоманд.

На фнг. 1 приведена функциональ" ная схема устройства; на фиг.2 — схема блока формирования адреса команд, на фиг.3 — фрагменты реализуемых блоками микропрограммного управления алгоритмов контроля и управления и соответствующие им варианты кодирования полей операционной части, адреса, кода условия мнкрокоманд; на фиг.4 — временная диаграмма работы устройства.

Устройство для контроля блоков микропрограммного управления (фиг.1) содержит контролируемый блок 1 микропрограммного управления, состоящий из блока 2 памяти микрокоманд с выходами 3 адреса очередной микрокоманды, 4 кода проверяемого логического условия, 5 мнкроопераций, 6, 7 сигналов меток типов выполняемых микрокоманд 8 сигнала конца микропроФ

30 граммы, формирователь 9 адреса, регистр 10 адреса, регистр 11 огерационной части, регистр 12 адресной части, регистр 13 адреса отказа, первый-третий триггеры 14-16 отказа, триггер 17 пуска„ триггер 18 блоки- 35 ровки, генератор 19 импульсов, первую и вторую схемы 20, 21 сравнения, дешифратор 22, первый, второй элементы И 23, 24, первый-пятый элементы

ИЛИ 25-29, первый и второй коммута- 40 торы 30, 31, выход 32 коммутатора

31, выходы 33-35 соответственно отказа, ошибки, зацикливания устройства, первый-третий выходы 36-38 генератора 19, вход 39 сигналов логических 45 условий, вход 40 кода операции блока

1 микрокопрограммного управления, вход 41 пуска, выход 42 индикации адреса устройства.

Формирователь 9 адреса контролируемого блока 1 микропрограммного управления может быть выполнен по одной из. традиционных схем. Вариант реализации формирователя 9 адреса приведен на фиг.2. Он состоит из мультиплексора 43 логических условий, сумматора 44 по модулю два коммутатора 45. На фиг.3, 4 использованы обозначения, введенные на фиг.1.

Рассмотрим назначение основных элементов и узлов устройства.

Регистр 11 служит для хранения кодов операционных частей предыдущих микрокоманд; регистр 12 - для хранения кодов адресов предыдущих микрокоманд; регистр 13 — для записи и хранения адресов мирокоманд, при выполнении которых произошел сбой или отказ работы устройства.

Первый триггер 14 отказа служит для фиксации отказа, обусловленного физическими отказами на выходе 5 микроопераций блока 1 микропрограммного управления.

Второй триггер 15 отказа предназначен для фиксации отказа, обусловленного ошибочным занесением в соседние ячейки одинаковых операционных частей микрокоманд с повторяющимися операционными частями.

Третий триггер 16 отказа служит для фиксации отказа, обусловленного зацикливанием микрокоманды на какомлибо адресе, обнаруживаемого при сравнении адресных частей предыдущей и последующей микрокоманд.

Триггер 17 пуска служит для включения генератора 19 при пуске устройства и его останова при возникновении в блоке 1 микропрограммного управления отказов, обнаруживаемых устройством. Кроме того, сигналом с инверсного выхода триггер 17 обнуляет регистр 10 адреса контролируемого блока 1 микропрограммного управления.

Триггер 18 блокировки позволяет маскировать результат сравнения адресов предыдущей и текущей микрокоманд при переходе контролируемого блока 1 микропрограммного управления к выполнению микрокоманд ветвления со ждущими логическими условиями.

Генератор 19 предназначен для формирования трех последовательностей

Т1, Т, Т> тактовых импульсов, синхронизирующих работу контролируемого блока 1 микропрограммного управления и устройства. На выходе 36 генератора.

19 формируются импульсы последовательности Т, на выходе 37 - импульсы последовательности Т, на выходе

38 - импульсы последовательности Т .

Временные интервалы между импульсами последовательностей Т,-Т з выбираютНомер возбужденного выхода дешифратора 22

Код на выходах

6, 7

Тип выполняемой микрокоманды

Обычная микрокоманда

Иикрокоманда с повторяющейся операционной частью

Иикрокоманда со ждущим ло-: гическим ус- 40 ловием

"Пустая" микрокоманда

О 0

0 1

1 О

5 15998 ся исходя из обеспечения устойчивой работы элементов и узлов устройства.

Первая схема 20 сравнения предназначена для формирования сигнала,со. ответствующего факту наличия одинаковых операционных частей соседних микрокоманд.

Вторая схема 21 сравнения служит для формирования сигнала, соответ- О ствующего факту зацикливания микропрограммы (выполнение микрокоманд с одинаковым адресом).

Элемент И 23 предназначен для формирования сигнапа отказа на выход 33 устройства при равенстве нулю операционной части микрокоманды.

Элементы И 24 и ИЛИ 26-29 предназначены для формирования сигналов управления работой коммутатора 31. 20

Дешифратор 22 на одном из выходов формирует сигнал типа выполняемой микрокоманды в соответствии с таблицей.

Элемент ИЛИ 25 формирует сигнал 45 при ненулевом содержимом поля микроопераций выполняемой микрокоманды либо при выполнении микрокоманды со ждущим логическим условием.

Коммутатор 30 предназначен для формирования сигнала ошибки при равенстве операционных частей предыдущей и текущей микрокоманд или при неравенстве операционных частей в мнкрокомандах с повторяющимися операционными частями.

Коммутатор 31 служит для формирования сигнала зацикливания работы

61 б устройства при равенстве адресов текущей и последующей микрокоманд.

Устройство для контроля работы блоков мИкропрограммного управления работает следующим образом.

В исходном состоянии все элементы памяти устройства обнулены (цепи установки исходного состояния на схеме условно не показаны). При этом на выходе 8 контролируемого блока

1 микропрограммного управления присутствует единичный сигнал.

При поступлении на вход 41 сигнала пуска триггер 17 устанавливается в единичное состояние и включает генератор 19.

По первому импульсу последовательности Т в регистр 10 адреса конт-. рольного блока 1 микропрограммного управления с входа 40 через формирователь 9 записывается адрес первой микрокоманды микропрограммы. По этому адресу из блока 2 памяти микрокоманд считывается микрокоманда, содержащая следующие поля: после адреса очередной микрокоманды (поле 3); поле кода проверяемого логического условия (поле 4); поле микроопераций (операционная часть, поле 5); .поле сигнала первой метки (поле 6) э« поле сигнала второй метки (поле 7); поле сигнала микрооперации "Конец команды" (поле 8) . . Операционная часть микрокоманды (поле 5) поступает на первую схему 20 сравнения, на информационные входы регистра 11 и на элемент ИЛИ 25. Код адреса очередной микрокоманды (поле 3) и код проверяемого логического условия (поле 4) поступают на формирователь 9 адреса и участвуют в формировании адреса очередной микрокоманды. Код адреса текущей микрокоманды с выхода регистра 10 адреса поступает на схему 21 сравнения и на информацоинные входы регистров 12, 13. Сигналы логических условий от объекта управления через вход 39 поступают на формирователь 9 контролируемого блока 1 микропрограммного управления и участвуют в формировании исполнительного адреса очередной микрокоманды.

1599861

В зависимости от типа выполняемой микрокоманды далее работа устройства имеет свои особенности.

Выполнение обычной микрокоманды (см. таблицу).На первом выходе де5 шифратора 22 будет единичный сигнал.

По импульсу последовательности Т осуществляется фиксация результата проверки на равенство нулю операционной части микрокоманды в триггере

14. Параллельно с этим осуществля-. ется сравнение операционных частей текущей.и предыдущей микрокоманд

15 на схеме 20 сравнения, адресов текущей и предыдущей микрокоманд на схеме 21 сравнения и фиксация результатов проверки на триггерах 15 и 16.

Операционная часть микрокоманды с выхода 5 контролируемого блока 1 микропрограммного управления поступает на элемент ИЛИ 25. Если она не равна нулю, то на выходе элемента

ИЛИ 25 появляется единичный сигнал. 25

Этот сигнал проходит через элемент

ИЛИ 28, элемент И 24 и устанавливает триггер 14 в единичное состояние.

Если сигнал на выходе элемента ИЛИ

25 отсутствует (что имеет место при нулевом содержимом операционной части текущей микрокоманды), то триггер 14 остается в нулевом состоянии.

Если контролируемый блок 1 микропрограммного управления функционирует правильно, то сигналы на выходе схем 20, 21 сравнения отсутствуют.

В противном случае сигнал с выхода первой схемы 20 сравнения (при возникновении ошибки операционные час- 40 ти предыдущей и текущей микрокоманд повторяются) через коммутатор 30 поступает на триггер 15 и на элемент

ИЛИ 26. Аналогично сигнал с выхода второй схемы 21 сравнения при возник-. 45 новении ошибки заклинивания (равенство адресов текущей и предыдущей микрокоманд) через коммутатор 31 поступает на триггер 16 и на элемент ИЛИ

26. Триггеры 15, 16 переходят в единичное состояние и на выходах 34, 35 формируют сигнал ошибки и зацикливания соответственно. По сигналу с выхода элемента ИЛИ 26 в регистр 13 записывается адрес микрокоманды, при выполнении которой произошел отказ блока 1, и триггер 17 устанавливается в нулевое состояние. Генератор 19 при этом отключается и работа устройства прекращается. Адрес с регистра 13 поступает на выход 42 индикации.

По импульсу Тз в регистр 11 записывается операционная часть текущей микрокомайды, в регистр12 — адрес текущей мнкрокоманды. Кроме того,импульсом Т> проверяется состояние триггера 14. Если триггер 14 находится в единичном состоянии (что соответствует правильному функционированию устройства), то сигнал через элемент И 23 не проходит. В противном случае на выход 33 отказа проходит сигнал. Этот сигнал проходит через элементы ИЛИ 26, 29 на регистр 13 и триггер 17. При этом в регистр 13 записывается адрес микрокоманды с нулевой операционной частью и работа устройства прекращается.

Выполнение мнкрокомаиды с повторяющейся операционной частью.

По импульсу Т в регистр 10 адреса контролируемого блока 1 микропрограммного управления записывается адрес микрокоманды. По этому адресу из блока 2 гамяти выбирается микрокоманда и на втором выходе дешифратора 22 появляется сигнал. Иикрокоманда сформирована правильно, если адрес текущей микрокоманды отличается от адреса предыдущей микрокоманды (сигнал на выходе системы 2t сравнения отсутствует) и операционные части текущей и предыдущей микрокоманд одинаковые (имеет место сигнал на выходе схемы .20 сравнения). При поступлении импульса Т сигналы на входах коммутаторов 30 и 31 отсутствуют. В противном случае на выходах коммутаторов 30 или/и 31 появляются сигналы, которые переводят в единичное состояние триггеры .15 и/или 16 и через элемент

ИЛИ 26 в регистр 13 заносят адрес микрокоманды, при выполнении которой обнаружен отказ, а через элемент ИЛИ 29 устанавливают триггер 17 в нулевое состояние.

При поступлении импульса Т> на выходе 33 формируется сигнал отказа .устройства (при равенстве нулю операционной части микрокоманды) и в регистры 11, 12 записывается соответственно операционная и адресная части выполняемой микропрограммы.

Выполнение микрокоманды со ждущим логическим условием.

Контролируемый блок 1 функционирует исправно, если адреса предыдущей

9 1599861 10 и текущей микрокоманд совпадают. В при этом осуществляется путем сравпротивном случае имеет место отказ нения адресов текущей и предыдущей контролируемого блока 1 микропрограм- микрокоманд. По импульсу последовамного управления. По импульсу после- тельности Т в регистр 10 заносится довательности T(в регистр 10 зано- адрес микрокоманды и триггер 14 уссится адрес микрокоманды со ждущим танавливается в нулевое состояние. По логическим условием. По этому адресу импульсу последовательности Т на из блока 2 памяти выбирается микро- выход коммутатора 31 передается сигкоманда и на третьем выходе дешифра- 1 нал с выхода схемы 21 сравнения. Если тора 22 появляется сигнал. Через эле- блок 1 функционирует правильно, то мент ИЛИ 25 и элемент ИЛИ 28 этот сигнал на выходе системы 21 сравнесигнал поступает на элемент И 24 и ния и коммутатора 31 отсутствует. В маскирует содержимое операционной ча- противном случае (при равенстве адрести микрокоманды. Сигнал с третьего 15 сов текущей и предыдущей микрокоманд) выхода дешифратора 22 поступает на сигнал с выхода схемы 21 сравнения

D-вход триггера 18 блокировки. По через коммутатор 31 поступает на Sимпульсу последовательности Тг триг- вход триггера 16 и на элемент ИЛИ 26. геры 14, 18 переходят в единичное со- При этом триггер 16 устанавливается стояние. По импульсу последователь- 20 в единичное состояние и выдает на ности Т в регистр 11 заносится опе- выход 36 сигнал зацикливания. Сигнал рационная часть текущей микрокоман- с выхода элемента ИЛИ 26 поступает ды, а в регистр 12 — адрес микроко- на вход синхронизации регистра 13 и манды. В процессе выполнения микро- через элемент ИЛИ 29 íà R-вход тригкоманды со ждущим логическим услови- 25 гера 17. В регистр 13 заносится адрес ем (имеет место сигнал на третьем вы- выполняемой микрокоманды и работа ходе дешифратора 22) триггер 18 будет устройства прекращается. находиться в единичном состоянии. Далее устройство функционирует анаПри ее выполнении будет маскировать- логично описанному выше алгоритму. ся операционная часть и происходить 30 По окончании работы блока 1 на выходе сравнение адресов предыдущей и те- 32 появляется сигнал "Конец работы". кущей микрокоманд. При их равенстве Этот сигнал через элемент ИЛИ 29 по(что соответствует правильному ступает на R-вход триггера 17 ° Тригфункционированию блока 1 микропро- гер 17 устанавливается в нулевое граммного управления) на выходе схемы состояние и выключает генератор 19.

21 сравнения появляется сигнал, кото- Кроме того, сигнал с инверсного вырый на выход коммутатора 31 не про- хода триггера 17 обнуляет регистр 10 ходит (трнггер 18 находится в еди" контролируемого блока 1 микропрограмничном состоянии) . Если адреса пре- много управления ° При этом из блока дыдущей и текущей микрокоманд не 4р 2 памяти считывается микрокоманда, равны (что соответствует воэникнове- содержащая в поле 8 единичный сигнал. нию ошибки в работе блока 1), то на Этот сигнал управляет передачей кода выходе коммутатора 31 в момент дей- операции с входа 40 через формироваствия импульса последовательности Т . тель 9 на информационный вход регистг. появляется сигнал, под действием ко- <5 ра 10 адреса контролируемого блока торого триггер 16 переводится в еди- 1 микропрограммного управления. . ничное состояние, в регистр 13 запи- При поступлении на. вход 41 сигнасывается адрес микрокоманды, триг- . ла пуска устройство включается и фунгер 17 устанавливается в нулевое кционирует аналогично описанному выше состояние и функционирование уст- . 50 алгоритму. .ройства прекращается.

Формула изобретения

Выполнение пустой микрокоманды.

При ее выполнении результаты проверки равенства операционных частей текущей и предыдущей микрокоманд, содержимое операционной части текущей микрокоманды маскируются. Проверка правильности функционирования блока

Устройство для контроля блоков микропрограммного управления, содержащее регистр операционной части, регистр адресной части, регистр адреса отказа, .три триггера отказа, две схемы сравнения, первый и второй эле1О

11 159 менты И, первый и второй элементы ИЛИ, причем вход устройства для подключения к выходу микроопераций контролируемого блока микропрограммного управления соединен с группой входов первого элемента ИЛИ, информационным входом регистра операционной части и первым входом первой схемы сравнения, выход регистра операционной части соединен с вторым входом первой схемы сравнения, вход устройства для подключения к адресному выходу контролируемого блока микропрограммного управления соединен с первым входом второй схемы сравнения, информационными входами регистра адресной части и регистра адреса отказа,. выход регистра адресной части соединен с вторым входом второй схемы сравнения, инверсный выход первого триггера отказа соединен с первым входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ и является выходом отказа устройства, вход пуска которого соединен с R-входами второго и третьего триггеров отказов, прямые выходы которых являются соответственно выходом ошибки и выходом зацикливания устройства, выход второго элемента

ИЛИ соединен с входом синхронизации регистра адреса отказа, выход регистра адреса отказа является выходом индикации адреса отказа устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет увеличения числа типов проверяемых микрокоманд, устройство содержит триггер пуска, генератор импульсов, первый и второй коммутаторы,третий, четвертый и пятый элементы ИЛИ, триггер блокировки, дешифратор, причем вход пуска устройства соединен с S-входом триггера пуска, прямой выход которого соединен с входом генератора импульсов„ первый выход которого соединен с R-входом первого триггера отказа и выходом устройства для подключения к входу синхронизации контролируемого блока микропрограммного управления, второй выход генератора импульсов соединен с входом синхронизации триггера бло.кировки, с первыми управляющими входами первого и второго коммутаторов, первым входом второго элемента И, третий выход генератора импульсов со единен с входами синхронизации реги9861 12 стра операционной части, регистра адресной части и вторым выходом первого элемента И, выходы устройства для подключения к выходам первой и второй меток контролируемого блока микропрограммного управления соединены,соответственно с первым и вторым входами дешифратора,первый выход дешифратора соединен с вторым уп. равляющим входом первого коммутатора и первым выходом третьего элемента ИЛИ, второй выход дешифратора соепинен с третьим управляющим входом

15 первого коммутатора и вторым входом третьего элемента ИЛИ, третий выход дешифратора соединен с входом первого элемента ИЛИ, информационным входом триггера блокировки и вторым управляющим входом второго коммутатора,четвертый выход дешифратора соединен с четвертым управляющим входом первого коммутатора и первым входом четвертого элемента ИЛИ, выход первой схемы сравнения соединен с первым информационным входом первого коммутатора, выход первого элемента ИЛИ соединен с вторым входом четвертого элемента ИЛИ и вторым информационным О входом первого коммутатора, выход которого соединен с S-входом второго триггера отказа и вторым входом второго элемента ИЛИ, выход третьего элемента ИЛИ соединен с третьим управляющим входом второго коммутатора, выход четвертого элемента ИЛИ со" единен с вторым, входом второго элемента И, выход второго элемента И соединен с S-входом первого триггера

4О отказа, выход триггера блокировки соединен с четвертым управляющим входом второго коммутатора, выход второй схемы сравнения соединен с информационным входом второго коммутатора, выход которого соединен с S-входом третьего триггера отказа и третьим входом второго элемента ИЛИ, выход второго элемента ИЛИ соединегг с первым входом пятого элемента ИЛИ, вход

5О устройства дпя подключения к выходу сигнала микрооперации "Конец работы" контролируемого блока микропрограммного управления соединен с вторым входом пятого элемента ИЛИ, выход которого сое-. динен с R-входом триггера пуска,инверс." нЫй выход триггера пуска соединен с выходом устройства для подключения к входу установки коитролируемогв блока микро— программного управления.

1599861

1599861

Составитель Д. Ванюхин

Редактор А.Маковская Техред M.ÄèäûK Корректор Н. Король

Заказ 3144 Тираж 570 Подписное

ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СЧСР

113035, Москва, И-35, Раушская иаб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101