Устройство тактовой синхронизации
Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретения - повышение помехозащищенности путем дополнительной фильтрации отрицательных кратковременных помех - достигается введением четвертого и пятого триггеров 4 и 5, инвертора 7. 1 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК (g1)5 " 03 K 5/05, 5/135
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И OTHPbfTHRM
ПРИ ГКНТ СССР (61) 898ь 01 (21) 4611181/24-21 (22) 04.11.88 (46) 15.10.90. Бюл. N 38 (72) И.В. Никушкин, В.С. Шапиро и В.К. Голубков (53) 621.378(088.8) (56) Авторское свидетельство СССР
N 898601, . Н 03 К 5/05, 11.03,80.
Изобретение о1 носится к импульсной технике, может Ьыть использовано в устройствах автоматики и вычислительной техники и является дополнительным к авт. св, V 898601.
Цель изоЬретения - повышение помехозащищенности путем фильтрации отрицательных кратковременных помех.
На фиг. 1 приведена электрическая функциональная схема устройства; на фиг. 2 - временные диаграммы, поясняющие его работу, Устройство содержит первый, вто-рой, третий, четвертый, пятый триггеры 1-5, элемент И-НЕ 6, инвертор 7, D- u R-входы первого триггера 1 соединены с шиной управления 8, прямой выход - с D-входом второго триггера 2, прямой выход которого соединен cD- входом третьего триггера 3, инверсный выход которого соединен с первым входом элемента И-НЕ 6, второй вход которого соединен с D- и Квходами третьего триггера 3, третий вход - с С-входами первого, второго, четвертого и пятого триггеров 1-5 и .
2 (54) УстРоЙство ТАктовоЙ синхРонизАЦИИ (57) Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретения повышение помехозащищенности путем дополнительной фильтрации отрицательных кратковременных помех - достигается введением четвертого и пятого триггеров 4 и 5, инвертора 7. 2 ил. с шиной тактовых импульсов 9, выходс выходной шиной 10, причем шина управления 8 через инвертор 7 соединена с D- u R-входами четвертого триrгера 4, прямой выход которого соединен D-входом пятого триггера 5, S-вход которого соединен с прямым выходом второго триггера 2, прямой выход - с S-входом второго триггера 2.
Устройство тактовой синхронизации работает следующим образом.
В исходном состоянии триггеры 1-3 находятся в состоянии "0", триггеры
4 и 5 - в состоянии " 1". С приходом информационного сигнала высокого уровня триггер 4 устанавливается в состояние "0", а в триггер 1 разрешается запись "1" по D-входу. С приходом тактового импульса "1" записывается в триггер 1. Если длительность входного сигнала достаточна для перезаписи "1" из триггера 1 в триггер 2, то на его выходе появляется сигнал высокого уровня, вызывающий появление íà Bblxo де устройства синхросигнала и снимающий Ьлокировку по S-входу с триггера
1599974
5. С приходом заднего фронта тактового. сигнала триггер 3 устанавливается в состояние "1", что исключает появле- ние на выходе устройства синхроимпульсов до тех пор, пока триггер 2 не вернется в исходное состояние.
Если длительность, входного сигнала недостаточна для перезаписи "1" из триггера 1 в триггер 2, то триггер 2 не сработает и импульс на шине 10 устройства не появится, триггер 5 остается в состоянии "1". Таким образом, устройство подавляет все по- z
i,ìåõè, длительность которых меньше !5 1/Гт. Если длительность сигнала больше 3/ft и имеет место отрицательная кратковременная помеха, длительность которой меньше 1/ft, происходит следующее: после перезаписи "1" в триггер 2 снимается блокировка с тригге1 ра 5 по S-входу. С .приходом фронта тактового импульса, так как íà D-Bõoде присутствует низкий потенциал, в него записывается "0" и сигнал 25 низкого уровня с его выхода блокирует работу триггера 2 по S-входу (удерживает его в состоянии логической "1"). Так как длительность отрицательной кратковременной помехи меньше 1/ft, то она не оказывает влияния на состояние триггера 5 и состояние выходного сигнала. После окончания действия информационного сигнала по фронту второго тактового импульса из триггера 4 в триггер 5 переписывается "1" и сигнал высокого уровня с выхода триггера 5 снимает блокировку no S-входу с триггера 2.
С приходом фронта третьего тактового импульса триггер 2 устанавливается в состояние "0", сигнал с его выхода блокирует по S-входу триггер 5. Схема приходит в исходное состояние.
Предлагаемое устройство позволяет повысить помехозащищенность за счет защитного временного интервала, блокирующего кратковременные положительные помехи и кратковременные otрицательные помехи длительность которых меньше 1/Йт. ф о р м у л а и 3 о б р е т е н и я
Устройство тактовой синхронизации по авт. св. V 898601, о.т л и ч а ю щ е е с я тем, что, с целью повышения помехозациценности путем допол-. нительнс>й фильтрации отрицательных кратковременных помех, в него введены инвертор, четвертый и пятый триггеры, С-входы которых соединены с шиной тактовых импульсов D- u R-входы четвертого триггера через инвертор соединены с шиной управления, прямой выход - с D-входом пятого триггера, S-вход которого соединен с прямым выходом втсрого триггера, S-вход которого соединен с прямым выходом пятого триггера.
1599974
Составитель Т, Соколова
Техред И.Дидык Корректор Л. Осауленко
Редактор И. Горват
Заказ 3150 Тираж 668 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб °, д. 4/5
Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101
