Арифметическое устройство математической машины последовательного действия

 

О П И С А Н И Е l647 I6

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Кл, 42m, 140з

Зависимое от авторского свидетельства ¹â€”

Заявлено 14Х11.1962 г. (¹ 786880/26-24) с присоединением заявки №вЂ”

МПК G 063

Государственный комитет по делам изобретений и открытий СССР

Приоритет—

Опубликовано 19Х1П.1964 г. Бюллетень № 16 УДК

Дата опубликования описания 14.Х.1964

Авторы изобретения:

Ю. П. Соборников и А. Ф. Яник

Заявитель:

АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО МАТЕМАТИЧЕСКОЙ

МАШИНЫ ПОСЛЕДОВАТЕЛЬНОГО ДЕЙСТВИЯ

Подписная группа Л И5

Известны арифметические устройства математической машины последовательного действия с памятью на магнитном диске или барабане, содер>кащие динамические регистры в виде регеперативной петли.

Предложенное устройство отличается от известных тем, что оно снабжено дополнительной головкой считывания, установленной на дорожке одного из динамических регистров на расстоянии, неооходимом для записи и чисел, где п — длина кода.

Такое выполнение устройства позволяет повысить скорость выполнения операций умножения и деления.

На чертеже изображена блок-схема предложенного арифметического устройства (ЛУ).

Арифметическое устройство содер>кит двадцатиразрядный регистр Р на статических триггерах со схемами сдвига в сторону младших разрядов и параллельной связи с устройствами связи с объектами УСО; динамический регистр РП, выполненный в виде регенеративпой петли, включающей дорожку магнитного диска Д (или барабана), головки записи Зап, считывания Сч1 и Сч и стирания

Ст; усилители У записи и считывания; одноразрядный комбинационно-накопительный сумматор С на одном статическом триггере; схемы развнозначности Сх и неравнозначности Сх, триггеры Т,, Т2 и Т, и схемы «И» и

«ИЛИ».

Арифметическое устройство выполняет следующие арифметические и логические операции, включая операции и над отрицательными числами: сложение, вычитание, умножение, деление, поразрядное логическое умножение (а /, 6), поразрядное логическое сложение (а V ) инвертирование (а, Ь), поразрядное

10 сложение по модулю 2 ((Л)2).

Устройство обеспечивает выполнение операций управления: правый и левый сдвиги, параллельная передача числа из регистра Р в УСО и обратно.

$5 Работой ЛУ через центральное устройство управления (па чертеже не показано) управляют следующие последовательности импульсов, записанные магнитным способом на служебных дорожках диска Д: импульс начала отсчета, синхронизирующие импульсы СИ и маркерпые импульсы МИ. В последовательности СИ на служебной дорожке отсутствуют импульсы, совпадающие во времени с MH.

По команде «умножение» из РП за время

25 (n+2) т (без ожидания выборки) в регистр Р на место разрядов, освооождающихся от одновременного сдвига и записи кода множимого в РП, последовательно заносится код множителя д. Код мпожимого а начинает циркули30 ровать без сдвига в РП с частотой СИ младшими разрядами вперед. Затем импульсами

МИ код множителя сдвигается вправо и разряд за разрядом через головку 3ап, являющуюся одновременно головкой РП, расписывается на магнитную динамическую дорожку в местах, соответствующих МИ. Запись разрядов множителя заканчивается в начале и-такта (в момент n) импульсами, т. е. его второй знаковый разряд не переписывается.

За это же время младший разряд множителя подойдет под дополнительную головку

Сч, (на той же дорожке), отстоящую для исключения времени ожидания точно па (п+2) °

° (п — 1) импульсных промежутков. А!ладшие разряды множителя, считываемые голо1:кой

Сч., управляют подачей и преобразованием кодов множимого из РП на вход сумматора С, сопровождаемое сложением с суммой частичных произведений, накапливаемой в регистре

P. Перед каждым тактом сложения, реализуемого с частотой СИ, сумма частичных произведений импульсами МИ сдвигается в регистр P на разряд вправо. Через интервал (и + 2)пт суммирование частиц произведений заканчивается. Таким образом, полное чистое время умножения составляет (и+2) °

° (2п — 1)т = 777с.

В результате, в регистре P формируется произведение a Q b. Очистка РП АУ производится через (и + 2) т импульсов после прекращения подачи стробирующих СИ и благодаря последовательной реализации машинных опсраций может совпадать во времени с очередным умножением или делением. Каждый из сомножителей выражается правильной дробью, и поэтому переполнение разрядной сетки при умножении исключается.

Наличие двух знаковых разрядов в изо бражениях сомножителей полезно, так как это обеспечивает коррекцию при отрицательном множимом. Для получения правильного результата умножения при отрицательных сомножителях, изображаемых модифицированным дополнительным кодом, в процессе формирования результата вводятся поправки, что не уменьшает скорости вычисления. Этот метод распространен при умножении чисел в модифицированном дополнительном коде, с учетом такого распределения сдвигов между сомножителями и произведением, когда множимое — неподвижно, а множитель и сумма частичных произведений име1от сдвиг только в сторону младших разрядов.

При отрицательном множителе (6 (О) необходима коррекция « — 4а»; при отрицательном множимом (a<0) коррекция « — 4b». Если b < 0 и a(0, то необходимо введение

5 суммарной поправки « — (4а + 4b)».

Вид коррекции автоматически определяется по знаковым разрядам множимого а> и множителя b>.

В начале операции «умножение» множимое

10 а не только переписывается в РП, но его знак (а3) запоминается в триггере Т>.

Если a1 — — 1 (множимое отрицательно), то

Т- при всех сдвигах суммы частичных произведений будет запрещать гашение сдвинутого

15 старшего знакового разряда регистра Р, т. е. выполняется так называемый «модифицированный» сдвиг, чем обеспечивается поправка произгедения на « — 4b».

Если предстарший знаковый разряд множителя будет b = 1 (отрицательный множитель), то триггер Т> па время (п+ 2)т последнего п такта суммирования частичных произведений устанавливается в положение, управляющее считыванием множимого из РП в инверсном коде, с добавлением дополнительной

1 до прохождения младших разрядов через С.

Таким образом вносится поправка « — 4а».

Формирование импульса конца операции, потенциалов подсвета, определяющих временч0 ые интервалы для считывания множимого из РП в Р и такт умножения для введения коррекции, осуществляется счетчиком на статических триггерах.

Таким образом, при выполнении операции умножения и деления операции реализуются за врсмя, гораздо меньшее времени одного оборота диска (при делении место множимого занимает делитель, а множителя — пред13 а 13 и т е л ь н о е 3 3 c T l l o p ) .

Предмет изобретения

Арифметическое устройство математической машины последовательного действия с па45 мятью на магнитном диске или барабане, использующее динамические регистры в виде регенеративной петли, о т л и ч а ю щ е е с я тем, что, с целью повышения скорости выполнения операций умножения и деления, оно снабжено

50 дополнительной головкой считывания, установленной на дорожке одного из динамических регистров па расстоянии, необходимом для записи и чисел, где и — длина кода.

164716 (и 2) (0- 1) = 778 с

Составитель Г. Чуйко

Техред Т. П. Курилко

Редактор П. Шлаин

Корректор М. И. Козлова

Заказ 2330/1 Тираж 800 Формат бум. 60Х90 /8 Объем 0,27 изд. л. Цена 5 коп.

Цг1ИИПИ 1 осударственного комитета по делам изобретений и открытий СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, д. 2

Арифметическое устройство математической машины последовательного действия Арифметическое устройство математической машины последовательного действия Арифметическое устройство математической машины последовательного действия 

 

Похожие патенты:

Изобретение относится к способам и устройствам защиты конфиденциальной информации, введенной в память ЭВМ, от посторонних пользователей

Изобретение относится к устройствам защиты конфиденциальной информации, введенной в память ЭВМ, от посторонних пользователей, располагающих средствами незаконного извлечения этой информации путем нарушения целостности защитного корпуса и непосредственного подключения к компонентам ЭВМ, заключенным внутри корпуса

Изобретение относится к способу управления работой порта последовательного доступа к видеопамяти, имеющей порт памяти произвольного доступа - RAM и порт памяти последовательного доступа - SAM
Изобретение относится к вычислительной технике и может использоваться разработчиками программно-информационного обеспечения (ПИО) для защиты их продуктов от несанкционированного использования

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано для динамического перераспределения и преобразования адресов памяти при организации вычислительного процесса, для управления блоком памяти при проведении диагностики и реконфигурирования структуры в случае возникновения отказов отдельных сегментов

Изобретение относится к области вычислительной техники

Изобретение относится к распределенным информационно-управляющим системам (РИУС), преимущественно к РИУС, функционирующим в реальном масштабе времени, и может быть использовано в системах различного назначения, оперирующих информацией конфиденциального характера

Изобретение относится к распределенным информационно-управляющим системам (РИУС), преимущественно к РИУС, функционирующим в реальном масштабе времени, и может быть использовано в системах различного назначения, оперирующих информацией конфиденциального характера
Наверх