Цифровой формирователь трехфазных синусоидальных сигналов

 

Изобретение относится к радиотехнике. Цель изобретения - обеспечение возможности регулирования несимметрии трехфазных сигналов. Цифровой формирователь трехфазных синусоидальных сигналов содержит генератор 1 переменной частоты, реверсивные счетчики 2 - 4, блоки постоянного запоминания (БПЗ) 5 - 8, цифроаналоговые преобразователи 9 - 12, управляемые аттенюаторы 13 и 14, источник 15 опорного напряжения, сумматоры 16 и 17, преобразователь 18 кодов, формирователь 19 управляющих кодовых сигналов, выходные аттенюаторы 20 - 22. По заданным коэффициентам несимметрии преобразователь 18 рассчитывает амплитуды добавочных напряжений, которые подаются на управляемые аттенюаторы 13 и 14, и углы сдвига фаз, коды которых записываются в реверсивные счетчики 3 и 4. В БПЗ 5 - 8 записаны коды функции синуса, причем в БПЗ 6 - со сдвигом на 120° по отношению к БПЗ 5. На выходах сумматоров 16 и 17 образуются фазные напряжения, которые в совокупности с третьим фазным напряжением с выхода цифроаналогового преобразователя 9 образуют трехфазную систему синусоидальных напряжений, имеющую заданную несимметрию. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ою йов

1603523. А 1

1g1)g H 03 В 27/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ гос дА ственный комитет

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4617771/24-09 (22) 08.12.88 (46) 30.10.90.Бюл. 40 (72) M.ß.Mèíö, В.Н.Чинков, Ю.А.Немшилов и В.Г.Поляков (53) 621.373.42 (088.8) (56) Авторское свидетельство СССР

Р 1288892, кл. Н 03 В 27/00, 1984. (54) ЦИФРОВОЙ ФОРМИРОВАТЕЛЬ ТРЕХФАЗНЬ1Х СИНУСОИДАЛЬНЫХ СИГНАЛОВ (57) Изобретение относится к радиотехнике. Цель изобретения — обеспечение возможности регулирования несимметрии трехфазных сигналов. Цифровой формирователь трехфазных синусоидальных сигналов содержит генератор 1 переменной частоты, реверсив ные счетчики 2 — 4. блоки постоянного запоминания (БПЗ) 5 — 8, цифроаналоговые преобразователи 9 — 12, управляемые аттенюаторы 13 и 14, ис2 точник 15 опорного напряжения, сумматоры 16 и 17, преобразователь 18 кодов, формирователь 19 управляющих кодовых сигналов, выходные аттенюаторы 20 — 22. По заданным коэффициентам неспмметрии преобразователь 18 рассчитывает амплитуды добавочных напряжений, которые подаются на управляемые аттенюаторы 13 и 14, и углы сдвига фаз, коды которых записываются в реверсивные счетчики 3 и 4. В БПЗ 5 — 8 записаны коды функции синуса, причем в БПЗ 6 — со сдвигом на 120 по отношелию к БПЗ 5. На выходах сумматоров

16 и 17 образуются фазные напряжения, которые в совокупности с третьим фазным напряжением с выхода цифроаналого= ного преобразователя 9 образуют трехфазную систему синусоидальных напряжений, имеющую заданную несимметрию.

4 ил.

1603523

Изобретение относится к радиотех— яике и может быть использовано для проверки измерителей несимметрии трехфазных синусоидальных сигналов, Цель изобретения — обеспечение возможности регулирования несимметрии трехфазных сигналов.

На фиг.1 представлена структурная электрическая схема цифрового формиро-10 вателя трехфазных синусоидальных сиг,налов; на фиг.2 — функциональная электрическая схема формирователя управляющих сигналов". на фиг.3

Структурная электрическая схема преобразователя кодов; на фиг.4 — функпиональная схема коммутатора.

Цифровой формирователь трехфазньгк синусоидальных сигналов содержит ге- 20 йератор 1 переменной частоты, первый

2, второй 3 и третий 4 реверсивные счетчики, первый 5, второй б, третий

7 и четвертый 8 блоки постоянного запоминания (ВПЭ), первый 9, второй

10, третий 11 и четвертый 12 цифроаналоговые преобразователи (ЦАП), первый 13 и второй 14 управляемые аттенюаторы, источник 15 опорного напряжения, второй 16 и первый 17 суммато- 30 ры, преобразователь t8 кодов, формирователь 19 управляющих кодовых сигналов, а также первый 20, второй 21 и третий 22 выходные аттенюаторы.

Формирователь 19 управляющих ко-довых сигналов содержит кнопки 23

" Пуск" и 24 "Сброс", триггер 25, элемент ИЛИ 26, формирователь 27 импульса и клавишное устройство 28 задания кодов исходнсго состояния, Преобразователь 18 кодов реализуется на базе однокристальной микроЭВМ КР1816ВЕ39 или КР1816ВЕ49 и содер ;:ит однокристальную MHKpo38l f (ОМЭВМ) 29, элементы ИЛИ 30 и 31, коммутатор 32, регистр 33, блок 34 оперативного запоминания,, блок 35 постоянного запоминания и четырехканальный регистр 36.

Преобразователь кодов 18 предназ50 начен для предварительного вычисления параметров (коцов амплитуды и фазы) добавочных напряжений, внося-. щих несимметрию в два фазных напряжения Он может бьггь ре пизован на базе. микроЭВМ у которой возможен

55 прямой доступ к памяти. Необходимость такой организации обьясняется тем, что перед началом вычиспений в его

KU = j+3oPUдО! 2

1+ Е. ++r где О

> о

Ы= е ! Пз 9 — фазное напряжение; фазный множитель ) — добавки к симметричным частям фазных напряженич.

При этом 6 и ЬП вычисляются по формулам:

5U =с + )с!.

ЗатеМ вычисляются модули и аргументы величин QU и U по формулам: блоки запоминания вводятся необходимые значения параметров формируемых сигналов.

Коммутатор 32 содержит четырехразрядные регистры 37-41 с тремя состоя . ниями выхода.

Коммутатор 32 предназначен для оре ганизации прямого доступа к памяти (блок 34) и двунаправленного обмена данными между ОМЭВИ 29 (через порт

РО) и блоками 34 и 35 памяти.

Цифровой формирователь трехфазных синусоидальных сигналов работает следующим образом.

В исходном состоянии в блоки 5-8 записаны коды функции синуса, причем в блок 6 со сдвигом на 120, по отношению к блоку 5. С клавишного устройства ?8 задаются частота выходных сигналов, устанавливаемая соответствующим кодом в генераторе 1 переменной частоты, действующее значение или амплитуда (для симметричной системы) и коэффициенты несимметрии Я„ и Я

Запуск преобразователя 18 кодов производится нажатием кнопки 23

"Пуск" по окончании ввода исходных данных.Г!ри этом формируется управляющий потенциал на выходе триггера

25 и преобразователь 18 приступает к вычислению значений

arg ДБВ = arctg

arghU z = arctg

Модули Ь ЦВ! и (6Uс! определяют амплитуды добавочных напряжений

6U (t) и Юс(t), а аргументы

arg МВ и arg ДПс — углы сдвига фаз (/AS и Q> напряжений ДП (Т) и

ЬИс() по отношению к фазному напряжению VA(t) .

При этом первый вход преобразователя 18,подключен к SR-входу OM ЭВМ

29 и Ci-входу кош утатора 32, является входом управления режимом работы

ON ЭВМ 29 и организации прямого доступа к памяти. Три порта (PO, Р1,Р2)

OM ЭВМ 29 распределяются следующим образом: первый (РО) — к первому ин формационному входу I, коммутатора 32, второй (Р1) — к информационному входу регистра 36, четыре младших разряда третьего (Р2) — к старшим разрядам блока 35, два следующих разряда этого порта — к адресным входам регистра

36 и один разряд, по которому форми- 30 руется признак окончания вычислений, является первым выходом преобразователя 18. Второй вход преобразователя 18 является .многоразрядным и содержит три группы разрядов. Через первую и )5 вторую группы разрядов, образуемые входами I и I коммутатора 32, от клавишного устройства 28 формирова-. теля 19 в блок 34 передаются соответственно код адреса и код записывае- 4О мой но этому адресу информации. Для управления записью информации служит третья группа разря-,ов, содержащал в своем составе только один разряд, который соединен с первыми 45 входами элементов ИИ 30 и 31. Через вход ALE ОМ ЭВМ 29 выдается стробирующий сигнал для записи адреса блобов 34 и 35. Выход РМЕ соединен с точкои, объединяющей вход синхронизации 50 считывания информации иэ блоков 35 и С2-вход коммутатора 32, а выход

RD соединен с точкой, объединяющей . вход синхронизации считывания информации из блока 34 и С4-вход коммута- 55 тора 32. С выходов элементов 30 и 31 сигналы управления записью поступают соответственно на регистр 33 и в блок

34. Входы Iq и ХВ коммутатора 32 служат для приема данных соответствен1 но от блоков 35 и 34. Второй, третий, четвертый и пятый выходы преобразователя 18 являются выходами четырехканального регистра 36, в котором хранятся вычисленные значения необходимых для работы кодов.

После завершения вычислений в преобразователе 18 формируется сигнал

"Конец вычислений", который по первому выходу преобразователя 18 поступа ет на вход формирователя 27 импульса, Выходным сигналом формирователя 27, во-первых, триггер 25 опрокидывается в исходное состояние, прекращая функционирование преобразователя

i8 и переводя его в исходное состояние, и, во-вторых, осуществляется сброс в нулевое состояние реверсивного счетчика 2 и запись Углов сдвига фаз (дь и(1) <<, подаваемьж с второго и третьего выходоь преобразователя 18 на входы предварительной установки реверсивных счетчиков 3 и 4, ко-орая стробируется по входам разрешения их предварительной установки. Управляемые аттенюаторы 13 и 14 управляются непосредственно кодами ($U f u jQU t, подаваемыми на них с четвертого и пятого выходов преобразователя 18. В дальнейшем при поступлении тактовых импульсов с генератора 1 на счетные входы первого, второго и третьего реверсивных счетчиков 2,3 и 4 их выходными кодами последовательно изменяются адреса кодов мгновенных значений функций синуса: в первом ПЗУ 5—

sincot, во втором ПЗУ 6 — sin((gt +

l31

+1201.в третьем ПЗУ 7 — sin (Bt, + + Qp ) в четвертом ПЗУ 8 — sir (gt +

+ Q ),где t — моменты аппроксима, ции. Выходные коды ПЗУ 5 — 8 преобразуются с помощью соответствующих

ЦАП 9 — 12 в пропорциональные квазисинусоидальные напряжения одинаковой

1 амплитуды. Напряжение U (t) с выхоА да первого ЦАП 9 подается через первый выходной аттенюатор 20 на выход цифрового формирователя трехфазных синусоидальных сигналов, образуя первое фазное напряжение Up(t)

= K UA

В поступает на первый вход второго сумматора 16 и второй вход первого сумматора 17. С выхода третьего ЦАП 11

1 603523 напряжение 6U () через первый управляемый аттенюатор 13 подается на вто" рой,вход второго сумматора 1б, я с выхода четвертого ЦАП 12 напряжение

$U<(t) через второй управляемый Ятте- 5 нюатор 14 - на третий вход первого сумматора 17. На выходе второго сумматора 16 образуется напряжение

8() = "в() + Юь(), а на выходе 1О первого с ммятора„17 - напряжение

U (t) = UZ(t) .- Н,"() + ЬЦ,(t) =

> Uq(t) + 6Uf (t}. Напряжения U>(t) < Uf;(t)i с сумматоров 16 и 17 поступают - ерез выходные аттенюаторы 21 и 22 на ВыхОДы цифрОВОГО фОрмирОВЯтеля трехфязных синусоидяльных сиГналов, образуя фазные напряжения

Ц () = Х U (e) и U,(t) =- К U,(t).

Таким образом, трехфазная система

Синусоидяльньгх напряжений 0 (), g>(t) и U<(t) имеет заданную несимметрию.

2з формула изобретения

Цифровой формирователь трехфазных синусоидяльных сигналов, содержащий последовательно соединенные генератор переменной частоты, первый

peaPpcItaный счетчик, .первый блок пОстОяннОГО зяпоминяния, ftepabIA циф = роаналоговый преобразователь и первый сумматор, последовательно соеди= пенные Второй блок постоянного запоминания, второй цифроаналоговый преобразователь и второй сумматор, формировятелЬ управляющих кодовых сигналоВ и истОчник otfopHoI О HcLIIpa жения, выход o popot О подKstto pa K

Входам питания первого и второго цжрроанапогсвых преобразователя, управляющий Вход генератора переменной ЧЯСТОТЫ СОЕДИНЕН С ПЕОВЫМ ВЫ"ходом формирователя упразляьждх сиг=ВЯЛОВ БТQPQH ВЫХОД ХОтОРОГО сОе-

Динен с Входом обнуления первого ре--Версивного счетчика„зьгход Icotopor o соединен с входом второ:-. o блока посгоянногс запоминания, о т л и ч а юSQ шийся тем, что, с целью с беспеаения Возможности регулирования не-НМНрТр и трехяазньд(сч) на лов,. а не* :.-о введены последоват-л: но соед-нен-ные второй реверсивный счетчик, третий блок постоянного запоминания, третий цифроаналоговый преобразователь и первый управляемый аттенюатор, последовательно соединенные третий реверсивный счетчик, четвертый блок постоянного запоминания, четвертый цифроаналоговый преобразователь и второи управляемый аттенюатор, преобразователь кодов, первый, второй и третий Выходные аттенюаторы, причем первый вход и первый выход преобразователя кодов соединены соответственно с. третьим выходом и входом формирователя управляющих кодовых сигналов, второй и третий выходы преобразователя кодов соединены с входами предварительной установки второго и третьего реверсивных счетчиков, четвертый и пятый выходы преобразователя кодов соединены с управляющими входами соответственно первого и второго управляемых аттенюаторов, входы питания третьего и четвертого цифроаналоговых преобразователей соединены с выходом источника опорного напряжения, выход первого управляемого аттенюатора соединен с

Вторым входом второго сумматора, вы= ход которого соединен с входом второго выходного аттенюатора, выход второго цифроаналогового преобразователя и выход второго управляемого аттенюатора соединены соответственно с вторым и третьим входами первого сумматора, выход которого соединен с входом третьего выходного аттенюатора, выход первого цифроаналогового преобразователя соединен с входом первого выходного аттенюатора, управляющие входы первого, второго и треть-го выходных аттенюаторов соединены с вторым входом преобразователя кодов и четвертым Вьходом формирователя управляющих кодовых сигналов„

Второй выход которого соединен с входами разрешения предварительной устаковки второго и третьего реверснвнь!х счетчиков, а Выходы первого, второго и третьего выходньгх аттенюаторов являются первым,. Вторым и третьим вы- ходами цифрового формирователя трехфазных синусоидальных сигналов.

1 603523! 603523

Составитель A.Дмитриев

Редактор Л.Пчолинская Техред И.Дидык Корректор Т,Колб

Подписное

Тираж 653

Заказ 3393

ВИИИПИ Государственного комитета ио изобретениям и открытиям при ГКНТ СССР

113635, Москва, Ж-35, Раушская наб., д,. 4/5

Производственно-издательский комбинат Патент", г. Ужгород, ул. Гагарина, 101