Устройство для задания программы термоциклических стендовых испытаний дисков турбоагрегатов

 

Изобретение относится к управлению индукционным нагревом, может быть использовано в стендах разгонно-циклических испытаний и позволяет повысить качество испытаний. На выходе интегратора 9 формируется программа испытаний в виде напряжения. Таймер 10 через делитель 11 частоты и распределитель 12 импульсов управляет включением или отключением ключей 2, 4, 6, и 14, при этом на входы релейного элемента 7 и блока 8 умножения поступают сигналы от задатчика 1 максимальной температуры или от задатчика минимальной температуры и от задатчиков 5 или 13 скорости нагрева соответственно. Такое выполнение устройства позволяет расширить его функциональные возможности и формировать программы испытаний различной сложности. 2 ил.

Изобретение относится к управлению индукционным нагревом и может быть использовано в стендах разгонно-циклических испытаний роторов в металлургической, машиностроительной и других отраслях промышленности. Цель изобретения - расширение функциональных возможностей путем обеспечения управления скоростью изменения температуры диска на различных участках цикла управления. На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 - временные диаграммы работы устройства. Предлагаемое устройство содержит последовательно соединенные задатчик 1 максимальной температуры диска и ключ 2 задатчика 1 последовательно соединенные задатчик 3 минимальной температуры диска и ключ 4 задатчика 3, последовательно соединенные задатчик 5 скорости нагрева диска и ключ 6 задатчика 5, последовательно соединенные релейный элемент 7, блок 8 умножения и интегратор 9. Выходы ключей 2 и 4 задатчиков 1 и 3 подключены к первому входу релейного элемента 7, второй вход которого подключен к выходу интегратора 9, выход ключа 6 задатчика 5 подключен к второму входу блока 8 умножения. Кроме того, устройство содержит таймер 10, делитель 11 частоты, распределитель 12 импульсов, последовательно соединенные дополнительные задатчики 13 скорости нагрева диска и ключи 14 задатчиков 13. Выход таймера 10 подключен к входам распределителя 12 импульсов и делителя 11 частоты, первый и второй выходы которого подключены к управляющим входам соответственно ключей 2 и 4 задатчиков 1 и 3, выходы дополнительных ключей 14 задатчиков 13 подключены к второму входу блока 8 умножения, выходы распределителя 12 импульсов по одному подключены к управляющим входам ключа 6 задатчика 5 и дополнительных ключей 14 задатчика 13. Устройство работает следующим образом. Таймер 10 формирует выходной сигнал U_вых 10 в виде последовательности однополярных импульсов с периодом следования Т_и, равным длительности участков цикла управления Т_и = t_ц/2n, где t_ц - время цикла управления; n - число участков цикла управления. Таким образом, за время цикла управления t_ц таймер 10 выдает число импульсов, равное 2n числу участков цикла управления n. Выходной сигнал с таймера 10 поступает на входы делителя 11 частоты и распределителя 12 импульсов. Делитель 11 частоты формирует два выходных сигнала: прямой U_вых11^(пр) и инверсный U_вых11^(инв), в виде последовательности однополярных импульсов. Длительность импульсов на прямом выходе равна времени t_н этапа нагрева цикла управления, а длительность импульсов на инверсном выходе делителя 11 частоты - времени t_о этапа охлаждения цикла управления. Этапы нагрева и охлаждения следуют непосредственно друг за другом, т. е. t_н + t_о = t_ц. Длительности нагрева t_н и охлаждения t_о формируются делителем 11 частоты по числу импульсов, соответствующих числу участков цикла управления на этапах нагрева и охлаждения t_н = n_нТ_и t_o = n_oТ_и Распределитель 12 импульсов имеет число выходов, равное числу участков цикла управления, т. е. n выходов. Каждый из выходов распределителя 12 подключен к управляющему входу ключа 6 или 14, соответствующего номеру участка цикла управления, Так, первый выход распределителя 12 подключен к управляющему входу ключа 6 задатчика скорости нагрева на первом участке цикла управления. Длительность импульсов на выходах распределителя 12 равна времени Т_и участка цикла управления. Распределитель 12 формирует выходные импульсы таким образом, что начало каждого импульса по какому-либо из выходов соответствует началу участка цикла управления с номером, равным номеру выхода распределителя 12. Так, например, начало импульса по первому выходу распределителя 12 U_вых12⁽¹⁾соответствует началу первого участка цикла управления, а начало импульса на n-ном выходе распределителя 12 соответствует началу n-го участка цикла управления. В течение времени импульса Т_и ключ 6 или 14, управляющий вход которого подключен к соответствующему выходу распределителя 12, замкнут. В течение времени t_н ключ 4 разомкнут, так как сигнал U_вых11^(инв), поступающий на его управляющий вход с второго (инверсного) выхода делителя 11 частоты равен 0, а ключ 2 - замкнут, так как на его управляющий вход поступает сигнал U_вых11^(пр) с первого (прямого) выхода делителя 11 частоты 3. Tаким образом, в течение времени t_н на первый вход релейного элемента 7 поступает через замкнутый ключ 2 сигнал с выхода задатчика 1 максимальной температуры, т. е. U_вx7¹= U_вых¹. По окончании этапа нагрева следует этап охлаждения, длящийся t_o. В течение времени t_o ключ 2 разомкнут, так как на его управляющий вход поступает нулевой сигнал U_вых11^(пр)= 0 с прямого выхода делителя 11 частоты 3, а ключ 4 замкнут, так как на его управляющий вход поступает сигнал U_вых11^(инв)с инверсного выхода делителя 11 частоты. Таким образом, в течение времени на первый вход релейного элемента 7 поступает через замкнутый ключ 4 сигнал с выхода задатчика 3 минимальной температуры, т. е. U_вх7⁽²⁾= U_вых3. Сигнал U_вх8⁽²⁾на втором входе блока 8 умножителя на каждом из n участков цикла управления равен сигналу на выходе соответствующего задатчика 5 или 13 скорости нагрева. Сигналы с каждого из выходов задатчиков 5 или 13 скорости нагрева поступают на второй вход блока 8 умножителя в течение времени, соответствующего участка цикла управления через замкнутый ключ 6 или 14, соответствующий этому участку цикла управления. Так, в течение первого участка цикла управления U_вх8⁽²⁾= U_вых5, где U_вых5 - сигнал на выходе задатчика 5 скорости изменения температуры на первом участке цикла управления. Таким образом, сигнал U_вх8², поступающий на второй вход блока 8 умножителя за время цикла, представляет собой ступенчатую функцию, причем высота каждой ступеньки соответствует заданной на данном участке цикла управления скорости изменения температуры, а длительность - времени участка цикла управления Т_и. Программа термоциклических стеновых испытаний U_вых9 = f(t) формируется на выходе интегратора 9 следующим образом. В течение времени нагрева t_н на первый вход релейного элемента 7 поступает сигнал, равный максимальной температуре нагрева U_вых7⁽¹⁾= U_вых1. Пока программный сигнал на выходе интегратора 9, поступающий на второй вход релейного элемента 7, соответствует U_вых9<U, сигнал на выходе релейного элемента 7 можно без нарушения общности принять равным U_вых7= U_вх8⁽¹⁾ = 1. Тогда сигнал U_вх9, поступающий на вход интегратора 9, равен сигналу U_вх8⁽²⁾, поступающему на второй вход блока умножения 8 U_вх9= U_вх8⁽²⁾, т. е. равен заданной скорости изменения температуры на каждом участке цикла управления. Сигнал U_вых9 на выходе интегратора 9 имеет вид непрерывной кусочно-линейной функции, причем скорость нарастания сигнала U_вых7 на каждом участке цикла управления соответствует скорости, задаваемой сигналом U_вых8⁽²⁾. Пpи равенстве сигналов U_вых9 = U_вых1, сигнал на выходе релейного элемента 7 U_вых7 = 0. Сигнал на выходе блокa 8 умножения тоже равен нулю, U_вых8 = U_вых9 = 0. Сигнал U_вых9 на выходе интегратора 9 постоянен и равен максимальной температуре нагрева U_вых9 = U_вых1 до истечения времени нагрева t_н. В момент начала охлаждения сигнал U_вх7⁽¹⁾ на первом входе релейного элемента 7 становится равным сигналу задания минимальной температуры нагрева U_вх7⁽¹⁾ = U_вых3. Так как U_вых3 < U_вых1, то сигнал на выходе релейного элемента 7 сменяет знак и становится равным U_вых7= -1. В блоке 8 умножителя перемножителя сигналы U_вых7 = U_вх8⁽¹⁾-1 и U_вх8⁽²⁾. Орицательный сигнал U_вых9= U_вх8⁽²⁾ поступает на вход интегратора 9. Сигнал U_вых9 на выходе интегратора 9 начинает уменьшаться по непрерывному кусочно-линейному закону. Скорость уменьшения температуры на каждом линейном участке соответствует заданной сигналов U_вх8⁽²⁾. При равенстве сигналов U_вых9 = U_вых3 сигнал на выходе релейного элемента 7 U_вых7 = 0, следовательно, сигнал на выходе блока 8 умножителя U_вых8= U_вх9 = 0. В течение оставшегося времени охлаждения сигнал на выходе интегратора 9 постоянен и равен минимальной температуре нагрева U_вых9= U_вых3. По истечении времени t_o цикл повторяется. Таким образом, устройство позволяет формировать сколь угодно сложные программы термоциклических испытаний путем задания числа участков цикла управления и скорости изменения температуры на каждом участке, позволяет оперативно корректировать программу испытаний за счет независимого управления темпом изменения температуры на всех участках цикла управления, имеет расширенные функциональные возможности за счет управления скоростью изменения температуры на многоинтервальных участках цикла управления и позволяет оперативно корректировать программу в ходе испытаний и при управлении испытаниями от ЭВМ. (56) Авторское свидетельство СССР N 1503486. кл. G 01 M 15/00, 1987.

Формула изобретения

УСТРОЙСТВО ДЛЯ ЗАДАНИЯ ПРОГРАММЫ ТЕРМОЦИКЛИЧЕСКИХ СТЕНДОВЫХ ИСПЫТАНИЙ ДИСКОВ ТУРБОАГРЕГАТОВ , содеpжащее последовательно соединенные задатчик максимальной темпеpатуpы диска и ключ задатчика максимальной темпеpатуpы, последовательно соединенные задатчик минимальной темпеpатуpы диска и ключ задатчика минимальной темпеpатуpы, последовательно соединенные задатчик скоpости нагpева диска и ключ задатчика скоpости нагpева, последовательно соединенные pелейный элемент, блок умножения и интегpатоp, выходы ключей задатчика максимальной темпеpатуpы и задатчика минимальной темпеpатуpы подключены к пеpвому входу pелейного элемента, втоpой вход котоpого подключен к выходу интегpатоpа, выход ключа задатчика скоpости нагpева подключен к втоpому входу блока умножения, отличающееся тем, что, с целью pасшиpения функциональных возможностей путем обеспечения упpавления скоpостью изменения темпеpатуpы диска на pазличных участках цикла упpавления, оно дополнительно содеpжит таймеp, делитель частоты, pаспpеделитель импульсов, последовательно соединенные дополнительные задатчики скоpости нагpева диска и ключи задатчиков скоpости нагpева, выход таймеpа подключен к входам pаспpеделителя импульсов и делителя частоты, пеpвый и втоpой выходы котоpого подключены к упpавляющим входам соответственно ключей задатчика максимальной темпеpатуpы и задатчика минимальной темпеpатуpы, выходы дополнительных ключей задатчиков скоpости нагpева подключены к втоpому входу блока умножения, выходы pаспpеделителя импульсов по одному подключены к упpавляющим входам ключа задатчика скоpости нагpева и дополнительных ключей задатчиков скоpости нагpева.

РИСУНКИ

Рисунок 1, Рисунок 2