Устройство для распознавания импульсных сигналов

 

Изобретение относится к области автоматики и вычислительной технике и может быть использовано для распознавания импульсных сигналов. Целью изобретения является повышение достоверности распознавания. Цель достигается в устройстве, содержащем компаратор, управляющий вход которого соединен с выходом дискретного интегратора, блок сравнения, первый информационный вход которого является одним из информационных входов устройства, а второй информационный вход подключен к выходу компаратора, являющемуся выходом устройства, тем, что оно содержит регистр сдвига, триггер и элемент И, первый вход которого является тактовым входом устройства, первый выход блока сравнения подключен к первому установочному входу триггера, выход которого соединен с вторым входом элемента И, выход которого подключен к суммирующему входу дискретного интегратора и сдвигающему входу регистра сдвига, один из разрядных выходов которого соединен с установочным входом триггера, второй выход блока сравнения подключен к вычитающему входу дискретного интегратора. В устройстве осуществляется обучение и распознавание импульсных сигналов. 1 ил.

ССЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

PEC1lVEiflHH (19) (И) А1 щ)5 С 06 К 9/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ з г >, Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

/ информационный вход которого являет= ся одним иэ информационных входов устройства, а второй информационный вход подключен к выходу компаратора, являющемуся выходом устройства, тем, . что оно содержит регистр сдвига,триггер и элемент И, первый вход которого является тактовым входом устройства, первый выход блока сравнения подключен к первому установочному входу триггера, выход которого соединен с вторым входом элемента И, выход которого подключен к суммирующему входу дискретного интегратора и сдвигающему входу регистра сдвига, один из разрядных выходов которого соединен с установочным входом триггера, второй выход блока сравнения подключен к вычитающему входу дискретного интегратора. В устройстве осуществляется обучение и распознавание импульсных сигналов. 1 ил.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ll0 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4470907/24-24 (22) 08.08.88 (46) 07.11.90. Бюл. У 41 (72) В.И.Воробей (53) 681.327.12 (088.8) (56) Авторское свидетельство СССР

В 278814, кл. G 05 B 13/02, 1970.

Цыпкин Я.З. Основы теории обучающихся систем. — И.: Наука, 1970, рис.9.7. (54) УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ

ИИПУЛЬСНЫХ СИГНАЛОВ (57) Изобретение относится к области автоматики и вычислительной технике и может быть использовано для распознавания импульсных сигналов.

Целью изобретения является повышение достоверности распознавания, Цель достигается в устройстве, содержащем компаратор, управляющий вход которого соединен с выходом дискретного интегратора, блок сравнения, первый

Изобретение относится к области автоматики и вычислительной техники, в частности к распознаванию, и может быть использовано при обработке сигналов приемников радиотехнических систем, Цель изобретения — повышение достоверности распознавания.

На чертеже представлена структурная электрическая схема устройства.

Устройство для распознавания импульсных сигналов содержит компараЖ .тор 1, информационный вход которого ф является первым входом устройства,а .(ф управляющий вход соединен с выходом дискретного интегратора 2, блок 3 сравнения, первый информационный вход которого является вторым входом В устройства, а второй информационный Ь вход подключен к выходу компаратора

1, являющемуся выходом устройства, регистр 4 сдвига, триггер 5, элемент

И б, первый вход которого является тактовым входом устройства.

1бО52б9

30

Первый выход блока 3 сравнения подключен к первому установочному входу триггера 5, выход которого соединен с вторым входом элемента И 6, выход которого подключен к суммирующему входу дискретного интегратора

2 и сдвигающему входу регистра 4 сдвига, один из разрядных выходов которого соединен с установочным входом регистра 4 сдвига и вторым установочным входом триггера 5,второй выход блока 3 сравнения подключен к вычитающему входу дискретного интегратора 2. 15

Устройство для распознавания импульсных сигналов работает следую" щим образом.

Задача распознавания заключается в .распознавании полезного сигнала

S на фоне помех по следующему признаку: если амплитуда входного сигнала Xgn) превьппает некоторый порог

С, то этот полезный сигнал S если

1 нет — это помеха. 25

При включении все цифровые элементы и блоки устройства устанавливаются в нулевое состояние.

Принцип итеративного изменения порога заключается в том, что во время обработки информации Х1п в и-й промежуток времени значение порога берется равным С1п-lJ, т.е. то, которое вычисленб на основании информации, соответствующей предыдущему громежутку времени и-1. Поэтому на первом промежутке времени действует порог С(.О) = О. !

Пусть входной процесс, длительностью t, на каждом промежутке времени и существует в интервале. време-. ни t . Практически такая ситуация встречается нередко. Например, в радиолокации промежуток времени п —это период следования зондирующих ипульсов, т.е. импульсов запуска передатчика. t < — время стробирования по дальности, и — интервал, в пределах которого может появиться простробированный сигнал Xfn). Начало периода зондирования начало промежутка времени) принимается за начало отсчета.

Предположим, что в промежуток времени n = 1 на расстоянии t от начала промежутка с первого входа устройства на информационный вход компаратора 1 приходит положительный сигнал Хj11, Амплитуда полезного сигнала больше амплитуды помехи. Так как в это время действует порог

С О) = О, то сигнал сравнивается с порогом, равным С OJ = О, В результате на выходе компаратора 1 появляются положительные импульсы логической единицы, которые являются выходными импульсами устройства, Среди этих импульсов пока нельзя определить, где находится полезный сигнал.

Однако "Учитель" 7(п), задача которого научить устройство распознавать полезный сигнал, знает, какой из этих импульсов является полезным сигналом S, а какой — помехой (В качестве "Учителя" на практике может выступать, например, оператор радиолокационной станции, который определяет визуально по индикатору местонахождение полезного сигнала и передает в обучающееся устройство его временное положение в виде импульса

1У(п р измеРенное с помощью специальных средств относительно точки отсчета) .

Таким образом, в тот момент, когда ожидается приход полезного сигнала, с второго входа устройства на первый вход блока 3 сравнения поступает импульс логической единицы Y (lj что означает 7(1) = 1. Этот импульс совпадает по времени с приходом полезного сигнала, т.е, учитель сообщает устройству, что в данный момент времени на выходе устройства должен быть такой же импульс логической единицы, соответствующий тому, что на входе устройства присутствует в это время полезный сигнал S àìïnèòóда которого должна быть вьппе пороra. Так «ак амплитуда сигиала Х(п), включающего в себя и сигнал S npu

n = окааалась кексе порога C(O,òî на выходе устройства в момент прихода полезного сигнала действительно появляется импульс логической единицы. В блоке 3 сравнения осуществляется операция

sgn(X)lf - С10) — Y(n) 1-1 = О.

В результате на выходах блока 3 сравнения сигналы отсутствуют и значение порога остается, неизменным, т ..е. выполняется равенство. Действительно, зачем изменять порог, если амплитуда полезного сигнала оказалась выше порога, (Первая часть зада5 lб05269 устройства тактовых импульсов через элемент И 6 на вход регистра 4 сдви- 40 га и суммирующий вход дискретного интегратора 2. Первый тактовый импульс, поступая на суммирующий вход дискретного интегратора 2, увеличивает порог на единицу младшего разря- 45 да. Этот же импульс записывается в младший разряд регистра 4 сдвига.Следующий тактовый импульс снова увеличивает порог на единицу и сдвигает единицу в регистре 4 в следующий раз- 50 ряд. Процесс повторяется до тех пор, пока не появляется "1" на выходе

i-ro разряда регистра 4 сдвига, Как только это происходит, триггер 5 переходит в нулевое состояние и прекра- 55 щается поступление тактовых импульсов в дискретный интегратор 2 и регистр 4 сдвига, В результате порог увеличивается на величину i еще до чи обучения выполнена). Но изменять (увеличивать) порог надо, так как этот же порог превышен и помехой.Изменять надо так, чтобы выполнялась и вторая часть задачи обученияпомеха оказалась ниже порога. С этой целью на этом же промежутке времени n=l в интервал времени t, ког1 ю да приход полезного сигнала не Ожидается, "Учитель дает устройству указание Yj17 = О, что равносильно отсутствию импульса на первом входе блока 3 ср авнения, т . е, "Учитель" сообщает устройству, что в данный момент времени на выходе устройства импульсы должны отсутствовать, что соОтветствует случаю, когда на входе присутствует только помеха

7 1 амплитуда которой должна быть меньше порога. Так как амплитуда помехи оказалась выше порога С 10 = О, то в момент Yflj = О с выхода компаратора 1 импульс логической единицы поступает на второй вход блока 3 сравнения. В результате операции сравнения sgn(Х j!)-С )Oj-Y11)= 1-0 в блоке 3 сравнения на первом выходе последнего появляется импульс (длительность импульса равна длительности сигнала с выхода компаратора 1)

Так как

sgn(Xt1)-C JOAN) ) Y(п1.

По переднему фРонтУ этого импульса переводится в единичное состояние триггер 5, который в результате разрешает прохождение с третьего входа

30 прихода следующего полезного сигнала на вход устройства, так как частота тактирующих импульсов в несколько раз больше частоты прихода импульсов полезного сигнала. Таким образом, в первый промежуток времени выработалось значение порога, Пусть во втором промежутке времени и = 2 как полезный сигнал, так и помеха оказались по амплитуде больше нового значения порога С (11. Тогда процесс выработки следующего значения порога С f2 j повторяется в соотв ет ствии с изложенным порядком, На третьем и последующем промежутках времени процесс выработки порога повторяется аналогично до тех пор, пока не закончится процесс обучения, после которого сигнал окажется выше, а помеха ниже порога. Тогда порог останется неизменным. В результате на выходе устройства установится последовательность импульсов, каждый из которых означает, что одновременно с ним во входной реализации присутствует полезный сигнал.

Пусть далее в некоторый момент времени на первый вход устройства приходит полезный сигнал, Одновременно на второй вход устройства от "учителя" поступает сигнал Y(nJ = 1.

Пусть также в силу случайности амплитуда сигнала Х п оказалась ниже порога С(п-lj т.е, на выходе компаратора имеется логический "О . Тогда, в результате операции сравнения в блоке 3 сравнения на втором выходе последнего появляется импульс, т. к. s gn (X jn) — C fn- lg Y jn) .

Этот импульс, поступая на вычитающий вход дискретного интегратора 2, уменьшает порог на единицу младшего разряда.

Таким образом, в случае ошибки первого рода (помеха превысила порог) порог увеличивается на значение, а при ошибке второго рода (полезный сигнал оказался ниже порога) уменьшается на единицу. Чем больше значение тем больше среднее значение порога и, следовательно, меньше вероятность ошибки первого рода, что повышает достоверность распознавания.

Формул а иs об ретения

Устройство для распознавания импульсных сигналов, содержащее компа7

1605269

ДВаучко Мщляажмв ФаВ иая

ON P4F

Om

И6Л

Составитель Т. Ничипорович

Техред М,Дидык Корректор Т.Палий

Редактор Н.Бобкова

Заказ 3455 Тираж 562 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 ратор, информационный вход которого является первым входом устройства, а управляющий вход соединен с выходом .дискретного интегратора, блок сравнения, первый информационный вход которого является вторым входом устройства, а второй информационный вход подключен к выходу компаратора, являющемуся выходом устройства, о т - «0 личающееся тем, что., с целью повышения достоверности распознавания, оно содержит регистр сдвига, триггер и элемент И,первый вход которого является тактовым входом устройства, первый выход блока сравнения подключен к первому установочному входу триггера, выход которого соединен с вторым входом элемента И, выход которого подключен к суммирующему входу дискретного интегратора и сдвигающему входу регистра сдвига, один из разрядных выходов которого соединен с установочным входом регистра сдвига и вторым установочным входом триггера, второй выход блока сравнения подключен к зычитающему входу дискретного интегратора.