Преобразователь код-вероятность

 

Изобретение относится к вычислительной технике и может быть использовано при стохастическом контроле цифровых объектов и моделировании случайных процессов в задачах анализа дискретных систем. Цель изобретения - сокращение аппаратных затрат. Преобразователь содержит счетчик 1, генератор 2 псевдослучайной последовательности, триггеры 3-6, элементы И-НЕ 7-8, элемент НЕ 9, элемент ИЛИ 10 и мультиплексор 11. Поставленная цель достигается благодаря введению новых связей и блоков. 1 ил., 1 табл.

ст (7

С. (5 (5

11у (5 (5 тут им. С.Лазо

) В.И,Борщевич, В.Д.Жданов .Филимонов, В.Ф.Гушан и Ю.А.Пу1яняк

) 681.3(088.8)

) Авторское свидетельство СССР

40777, кл, G 06 F 1/02, 1972.

Авторское свидетельство СССР

50153, кл..G 06 F 7/58, 1973 °

) ПРЕОБРАЗОВАТЕЛЬ КОД вЂ” ВЕРОЯТНОСТЬ

) Изобретение относится к вычислиза дискретных систем. Цель изобретения — сокращение аппаратных затрат..

Преобразователь содержит счетчик 1, генератор 2 псевдослучайной последовательности, триггеры 3-6, элементы

И-НЕ 7-8, элемент НЕ 9, элемент

ИЛИ 10 и мультиплексор 11. Поставленная цель достигается благодаря введению новых связей и блоков ° 1 ил,, 1 табл. пцчиьнаю

1608657

Изобретение относится к вычислительной технике и может быть использовано при стохастическом. контроле цифровых объектов и моделировании случайных процессов в задачах анализа дискретных систем.

Цель изобретения - сокращение аппаратных затрат.

На чертеже представлена структурная схема преобразователя.

Преобразователь содержит счетчик 1, генератор 2 псевдослучайной последовательности, триггеры 3-6, элементы

И-HE 7 и 8, элемент НЕ 9, элемент

ИЛИ 10 и мультиплексор 11. .Преобразователь работает следующим образом.

Перед началом работы на вход начальной установки преобразователя по- 20 дается имг1ульс, который устанавливает выходы триггеров 3-6 в исходное состояние. Формирование сигналов с вероятностью, значение которой задано в интервале О,I) происходит за один 25 цикл, длительность которого .определи° ется частотой импульсов, поступающих на тактовый вход преобразователя.

Режимы работы преобразователя, определяющие интервал формирования

Р(1): (1/2, (1-1/2)".j, ((1/2)", 1/21, единичные или нулевые значения вероятностей приведены в таблице. г По импульсу с входа строба записи кода вероятности в триггеры 4 и 5 запи35 сывается значение логического кода, соответствующее выбранному режиму работы, а в счетчик 1 с группы записывается и-разрядный код.

Импульсы с ТЯктОВОГО ВыхоДЯ прО 40 йдя через элемент И-НЕ 7, элемент

НЕ 9, поступают на счетчик 1, генератор 2 и вход С триггера 6. По каждому тактовому импульсу на выходе генератора 2 появляется логический 0 45 или "1" вероятностью 1/2(Р„(0)

= P (1) = 1/2). Триггер 6 осуществляб ет перемножение значений вероятности порождения логического уровня. 3а

N тактов на выходе генератора 2, а, следовательно, на выходе преобразователя появляется логический уровень

"1" со значением вероятности Р(1): ((1/2) -1 - (1/2) ). Счетчик 1 отсчитывает N тактовых импульсов.

Интервалы формирования Р(1), а также вырожденные значения вероятности

"0" "1" задаются в соответствии с таблицей.

По завершении N тактовых импульсов сигнал с выхода счетчика 1 сбрасывает триггеры и устанавливает устройство в исходное состояние. Далее процесс может продолжаться, начиная с 2-го шага вышеуказанного алгоритма, так как функции импульса с выхода счетчика l аналогичны функциям иггпульса на входе начальной установки.

Формула и э о б р е т е н и я

Преобразователь код - вероятность, содержащий счетчик, генератор псев.— дослучайной последовательности, о т— л и ч а ю шийся тем, что, с целью уменьшения аппаратных затрат, в него введены четыре триггера, мультиплексор, два элемента И-НЕ, элемент ИЛИ, элемент НЕ, причем первый вход элемента ИЛИ является входом начальной установки преобразователя, выход элемента ИЛИ соединен с входами обнуления первого, второго и третьего триггеров, инверсный выход первого триггера соединен с первым разрядом адресного входа мультиплексора, инверсный выход второго триггера соединен с первым информационным входом мультиплексора и первым входом первого элемента И-НЕ, второй вход которого соединен с входом синхронизации генератора псевдослучайной последовательности и подключен к выходу элемента НЕ, вход которого соединен с вычитающим входом счетчика и подключен к выходу второго элемента И-НЕ, первый вход которого является тактовым входом преобразователя, инверсный выход третьего триггера соединен с Вторым информационным входом мультиплексора и вторым разрядом адресного входа мультиплексора, инверсный выход четвертого триггера соединен с вторым входом второго элемента И-НЕ, информационные входы счетчика и третьего и четвертого триггеров образуют вход задания кода вероятности преобразователя, выход переполнения счетчика соединен с входом синхронизации четвертого триггера и подключен к Второму входу элемента ИЛИ, выход генератора псевдослучайной последовательности соединен с информационным входом второго триггера, вход синхронизации которого соединен с выходом элемента

НЕ, входы обнуления и суммирования счетчика образуют вход задания режив д л к

0-вход Р(l) трнгегера 5

Режим D-вход работы триггера 4

1

1

Составитель И.Столяров

Техред M.Õîäàíè÷ Корректор Т, Малец дактор А.Шандор каз 3617 Тираж 566 Подписное

НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5 а роизводственно-издательский. комбинат "Патент", г.ужгород, ул. Гагарина,101

5 160865 преобразователя, информационный од генератора псевдослучайной послевательности соединен с входом обнуния счетчика и с входами установ" в "1" всех триггеров, суммирующий

5 од счетчика соединен с третьим ин" рмационным входом мультиплексора и етьим разрядом адресного входа

7 6 мультиплексора, выход которого является выходом преобразователя, входы синхронизации первого и третьего триггеров соединены с входом обнуления четвертого триггера, подключены к входу предварительной записи счетчика и образуют вход строба записи кода вероятности преобразователя. (1/2,(l-l/2) ((1 /2)", l /г )