Цифровой следящий умножитель частоты

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки частотных датчиков. Цель изобретения - повышение точности умножения. Цифровой следящий умножитель частоты содержит управляемый генератор 1 тактовых импульсов, формирователь 2 импульсов, первый управляемый делитель 3 частоты, счетчик 4, регистр 5, второй и третий управляемые делители 6, 7 частоты и фазовый детектор 8, соединенные между собой функционально. Разность частот входного сигнала и сигнала с выхода управляемого делителя 7 частоты выделяется фазовым детектором 8, выходной сигнал с которого поступает на управляющий вход генератора 1 тактовых импульсов, изменение выходной частоты которого позволяет скомпенсировать погрешность выходного сигнала. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСГВБЛИН

09) Р1) G 06 F 7/68 ( ( ( ( и (СУДАРСТВЕННЫЙ КОМИТЕТ

ИЗОБРЕТЕНИЯМ И OTH1mbITHRM

И ГХНТ СССР

ABTOPCHOMV СВИДЕТЕЛЬСТВУ

1) 4606774/24-24

2) 21,11.88

6) 23,11,90. Бюл. И- 43

71) Куйбышевский электротехнический ститут связи

72) A.À.Ðàôàëîâè÷, И.В,Григоров

В,H.Äîëãîïîÿoâ

53) 681.325(088.8)

56) Авторское свидетельство СССР

634277, кл. G 06 F 7/68, -1977.

Авторское свидетельство СССР

840892, кл. G 06 F 7/68, 1979.

54) ЦИФРОВОЙ СЛЕДЯГ1ИЙ УИНОЖИТЕЛЬ

СТОТ11

57) Изобретение относится к вычислиепьной технике и может быть испольовано в устройствах обработки часотных датчиков. Цель изобретения—

2 повышение точности умножения, Цифровой следящий умножитель частоты содержит управляемый генератор 1 тактовых импульсов, формирователь 2 импульсов, первый управляемый делитель

3 частоты, счетчик 4, регистр 5, второй и третий управляемые делители б, 7 частоты и фазовый детектор 8, соединенные между собой функционально.

Разность частот входного сигнала и сигнала с выхода управляемого делителя 7 частоты выделяется фазовым детектором 8, выходной сигнал с которого поступает на управляющий вход re" нератора 1 тактовых импульсов, изменение выходной частоты которого позволяет скомпенсировать погрешность выходноro сигнала. 1 ил.

1608659

Изобретение относится к вычислительной технике и может быть использовано s устройствах обработки сигналов частотных датчиков.

Цель изобретения — повышение точности умножения.

На чертеже представлена функциональная схема умножителя.

Цифровой следящий умножитель частоты содержит управляемый. генератор

1 тактовых импульсов, формирователь

2 импульсов, первый управляемый делитель 3 частоты, счетчик 4, регистр 5, второй 6 и третий 7 управляемые делители частоты и фазовый детектор 8, соединенные между собой функционально.

Умножитель работает следующим образом.

Импульсы частотой f формируемые генераторбм 1 тактовых импульсов, поступают на вход второго управляемого делителя 6 частоты и через. первый де" литель 3 — на тактовый вход счетчика

4. Через промежуток времени, равный периоду входного сигнала Т, в счетчике 4 сформируется код числа fo

Л = — — - — "и где n — установленный на управляющих входах первого 3 и третьего ,7 делителей частоты код, По окончании периода входного сигнала на управляющий вход регистра 5 с формирователя 2 поступает импульс разрешения записи и результат N из счетчика 4 переписывается в регистр

5, Этим же сигналом счетчик 4 приводится в нулевое состояние. В течение следующих периодов входного сигнала счетчик 4 и регистр 5 работают аналогично, в результате чего на выходе регистра 5 формируется код, пропорциональный поделенному на и периоду входного сигнала. Поскольку этот код поступает на управляющие входы второ

ro делителя 6, а на его вход подаютс импульсы частотой f частота выходных импульсов устройства равна

45 входом разрешения записи регистра и входом установки в "0" счетчика, счетный вход которого соединен с выя. ходом первого управляемого делителя .частоты, установочные входы которого являются входами. задания коэффициента умножения умножителя, разрядные выходы счетчика соединены соответственно с информационными входами ре55 гистра, разрядные выходы которого соединены соответственно:с установочными входами второго управляемого делителя частоты, выход которого является выходом умножителя, а вход

На высоких частотах входного сигнала f или при больших значениях коэффициента умножения и заполнение счетчика 4 значительно уменьшается, 5

35 что приводит к существенной дискретности при определении поделенного периода, т.е. к большой погрешности при формировании числа N и, соответственно, выходной умноженной частоты, Практически полностью устранить погрешность дискретности позволяет кольцо фазовой автоматической подстройки частоты (ФАПЧ), включающее в себя третий управляемый делитель 7 частоты, фазовый детектор 8 и управляемый генератор 1 тактовых импульсов.

Поскольку на вход делителя 7 при ходит умноженная частота nf„, а на

4его управляющий вход подан код и, на

его выходе формируется сигнал с частотой Й», включающий в себя погрешность ойределения периода, которая выражается в том, что частота fx не сов% падает с входной частотой f>. Разность частот или фаз между f х и f » выделяется фазовым детектором 8, на первый вход которого поступает сигнал с выхода формирователя 2. Выходной сигнал детектора 8 подается на вход управления частотой генератора .1, изменение частоты которого позволяет полностью выравнять по фазе между собой выходные сигналы формирователя 2 и делителя 7, Последнее означает полную идентичность по фазе (а тем более по частоте) сигналов f< и fz, что харак» теризует отсутствие погрешности преобразования умножителя частоты.

Формула из обр ет ения

Цифровой следящий умножитель частоты, содержащий генератор тактовых импульсов, первый, второй и третий управляемые делители частоты, счетчик, регистр и формирователь импульсов, вход которого является информационным входом умножителя, а выход формирователя импульсов соединен с вт со

Ж то зо им го не ли ко

Составитель В.Гусев

Техред N.Ходанич Корректор С.Черни р А.1Дандор

617 Тираж 564 Подписное

Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

3а

В одственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 е

5 1608659 6 рого управляемого делителя частоты установочными входами третьего управдинен с входом первого управляемо- ляемого делителя частоты, вход котоделителя частоты, о т л и ч а ю " рого соединен с выходом второго упй с я тем, что, с целью повышения равляемого делителя частоты выход

1 ности умножения, в него введен фа- формирователя импульсов соединен с

ый детектор, а генератор тактовых первым входом фазового детектора, льсов выполнен в виде управляемо- второй вход которого соединен с выхогенератора, выход которого соеди- дом третьего управляемого делителя с входом первого управляемого де- 1О частоты, а выход фазового детектора еля .частоты, установочные входы соединен с управляннцим входом генеорого соединены соответственно с ратора тактовых импульсов,