Накопитель для блоков памяти на ферритовых сердечниках

 

Изобретение относится к вычислительной технике и может быть использовано при проектировании запоминающих устройств на ферритовых сердечниках. Целью изобретения является повышение помехоустойчивости накопителя. Поставленная цель достигается за счет того, что печатная плата накопителя содержит печатные проводники, каждый из которых расположен под соответствующим адресным проводом параллельно ему по всей длине матрицы ферритовых сердечников и одном концом соединен с концом соответствующего адресного провода, причем адресные провода расположены между печатной платой и разрядными проводами. 3 ил.

СОЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 С 11 С 5/02

ИСАНИЕ ИЗОБРЕТЕНИЯ (21 (4

:(7 (5 (5 кл. (54

ФЕР (57 тел зов ник ние све фиг. жени ного ную тро вых ряд вод кoт.разо .

ГО УДАРСТВЕННЫЙ КОМИТЕТ

IlO ЗОБРЕТЕНИЯМ И О 1НРЫТИЯМ

flP ГКНТ СССР

К ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

) 4465614/24-24

) 25.07 ° 88

) 23,11.90. Бюл, В 43

) П.В.Пичугин и М.П.Линник

) 681.3?7 ° 6(088.8)

) Авторское свидетельство СССР

96906, кл, G 11 С 5/02, 1978. атект Великобритании У 1357864, Н 31, опублик, 1974, ) НАКОПИТЕЛЬ ДЛЯ БЛОКОВ ПАМЯТИ НА

ИТОВЫХ СЕРДЕЧНИКАХ

) Изобретение относится к вычислиной технике и может быть испольно при проектировании запомин зобретение относится к вычислител ной технике и мОжет быть использов но при проектировании запоминаю,щих устройств на ферритовых сердечлью изобретения является повышеомехоустойчивости накопителя. фиг.1 показан накопитель, вид у; на фиг ° 2 — сечение А-А на

1; на фиг.3 — взаимное располое контуров адресного и раэрядтока в накопителе. копитель содержит коммутационечатную плату 1, элементы 2 элекн ки обрамления и матрицу ферритосердечников 3, прошитых раэ ми проводами 4 и адресными проа и 5„ Печатный проводник 6, по о ому замыкается цепь адресного тока, расположен в плате 1.

Накопитель работает следующим об„.80„„1608744 А 1

2 нающих устройств на ферритовых сер-. дечниках. Целью изобретения является повышение помехоустойчивости накопителя. Поставленная цель достигается за счет того, что печатная плата накопителя содержит печатные проводники, каждый из которых расположен под соот ветствующим адресным проводом параллельно ему по всей длине матрицы ферритовых сердечников и одним концом соединен с концом соответствующего адресного провода, причем адресные провода расположены между печатной платой и разрядными проводами. 3 ил.

В режиме записи в выбранный адрес- С ный провод 5 и выбранный разрядный провод 4 накопителя подаются импуль- . 2

1 сы тока, формируемые элементами 2 электроники обрамления. Один as двУх ферритовых сердечников, находящихся на пересечении разрядного и адресно- ОЪ го проводов, в котором напряженности () электрического поля складываются, Я) перемагничивается в состояние, соот.— ветствующее логической "I". Перемаг- 4 @ ничивание другого сердечника на дан- Ь ном разрядном проводе в состояние

И Il

1 осуществляется изменением поляр-ности разрядного тока. В случае же е, записи состояния "0" разрядный ток в выбранный провод не подается.

° 1

В режиме чтения полярности адресного и разрядного токов меняются на противоположные по отношению к режиму записи, и передний фронт импульса адресного тока задерживается по

1б08744 отношению к фронту импульса разрядного тока на время, необходимое для завершения переходных процессов установления тока и затухания помехи в разрядной цепи, При этом, если выбранный ферритовый сердечник находится в состоянии "1", происходит его перемагничивание в состояние 0, и на вы11 1I бранном разрядном проводе наводится 1 р

ЭДС, соответствующая сигналу " 1 1 . Поле зный сигнал с сердечника считываетс я с выбранного разрядного провода (система 2, 5Д2М) либо со специальной обмотки считывания (сис тема 2, 5ДЗУ) . 1 5

Выполнение цепи адресного тока в виде двухпроводной линии, состоящей из адресного . провода 5 и печатного проводника 6, по которому адресный ток возвращается к элементам 2 эл ек- 20 тро ники об рамлени я,. обуславливает значительное снижение в з аимоиндук тивности между контурами адресного и p as рядно го токов в предлагаемом накопите-!

one и, следовательно, снижение напря- 25 жения индуктивной помехи, наводимой в разрядном проводе от адресного тока, Как видно из фиг,З, вектор магнитной индукции адресного контура В в предлагаемом накопителе практически З0 ортогонален с нормалью и к плоскости разрядного контура, При этом взаимоиндуктивность адресного и разрядного контуров стремится к нулю. Кроме того, адресный контур в зоне расположения разрядного провода имеет минимально возможную площадь, что приводит к дальнейшему снижению помехи из-за наличия взаимоиндуктивности контуров. Это и определяет повышение по- 40 мехоустойчивости предлагаемого устройства по сравнению с известным, в котором контур адресного тока лежит в одной плоскости с разрядным контуром и имеет значительную площадь, а следовательно, и значительно большую величину взаимоиндуктивности контуров.

Предлагаемая конструкция накопителя может использоваться для повышения помехоустойчивости помимо запоминающих устройств типа 2,5Д также в устройствах типа 2Д2Ч с двумя сердечниками на бит и в устройствах типа

ЗДЗ, Формула изобретения

Накопитель для блоков памяти на ферритовых сердечниках, содержащий коммутационную печатную плату, на которой установлены элементы электроники обрамления, и матрицу ферритовых сердечников, каждый иэ сердечников которой прошит во взаимно перпендикулярных направлениях адресным и разрядным проводами, концы которых распаяны к соответствующим контактным площадкам коммутационной печатной платы, отличающийся тем, что, с целью повышения помехоустойчивости, в печатную плату накопителя введены печатные проводники, каждый из которых расположен под соответствующим адресным проводом.параллельно ему по всей длине матрицы ферритовых сердечников и одним концом соединен с концом соответствующего адресного провода, причем адресные провода расположены между печатной платой и разрядными проводами.

16Г8744

I

А -А фиг. 2

1608744

Составитель Н.Дикарев

Техред Л.Олийнык Корректор Т,Колб

Редактор С.Пекарь

Заказ 3621 Тираж 480 Подписное

ВНИЖИ Гос

НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент" г Ужгор д Г

О жгород, ул. агарина, 101

Накопитель для блоков памяти на ферритовых сердечниках Накопитель для блоков памяти на ферритовых сердечниках Накопитель для блоков памяти на ферритовых сердечниках Накопитель для блоков памяти на ферритовых сердечниках 

 

Похожие патенты:

Изобретение относится к вычислительной технике, в частности к технологическим устройствам контроля кодовых матриц постоянных запоминающих устройств

Изобретение относится к автоматике и вычислительной технике, в частности к технологическим устройствам для изготовления блоков памяти

Изобретение относится к вычислительной технике, в частности к технологии изготовления матриц на кольцевых ферритовых сердечниках для запоминающих матриц

Изобретение относится к вычислительной технике, в частности к технологическим устройствам для изготовления запоминающих матриц на ферритовых сердечниках

Изобретение относится к вычислительной технике и, в частности, к устройствам для прошивки матриц запоминающих устройств на ферритовых сердечниках

Изобретение относится к вычислительной технике, в частности к технологии изготовления ферритовых матриц для оперативной памяти ЭВМ

Изобретение относится к вычислительной технике и может быть использовано при разработке запоминающих устройств, устройств бесконтактного ввода информации в ЭВМ и др

Изобретение относится к вычислительной технике

Изобретение относится к автоматике, вычислительной технике и ,в частности, к техническим средствам для изготовления блоков памяти на ферритовых сердечниках

Изобретение относится к ПЗУ Х-конфигурации

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к устройству для создания отрицательного высокого напряжения, которое требуется, например, для программирования электрически стираемой программируемой постоянной флэш-памяти

Изобретение относится к схеме для генерации отрицательных напряжений с первым транзистором, первый вывод которого соединен с входным выводом схемы и второй вывод которого соединен с выходным выводом схемы и вывод затвора которого соединен через первый конденсатор с первым выводом тактового сигнала, со вторым транзистором, первый вывод которого соединен с выводом затвора первого транзистора, второй вывод которого соединен со вторым выводом первого транзистора и вывод затвора которого соединен с первым выводом первого транзистора и со вторым конденсатором, первый вывод которого соединен со вторым выводом первого транзистора, а второй вывод которого соединен со вторым выводом тактового сигнала, причем транзисторы являются МОП-транзисторами, выполненными, по меньшей мере, в одном тройном кармане (Triple Well)

Изобретение относится к средствам, обеспечивающим возможность адресации в устройстве, содержащем один или более объемных элементов

Изобретение относится к устройству хранения данных, к способу осуществления бездеструктивного считывания данных и способу придания поляризации парам субъячеек памяти

Изобретение относится к игровым системам и, в частности, к способам и средствам, позволяющим определять местоположение игрового устройства в казино
Наверх