Цифровой процессор спектрометрических импульсов

 

Изобретение относится к ядерной электронике и может быть использовано в спектрометрах заряженных частиц с полупроводниковыми детекторами. Цель изобретения - увеличение быстродействия цифрового процессора спектрометрических импульсов за счет увеличения числа отрабатываемых импульсов в единицу времени при одновременном увеличении точности получаемой информации. Это достигается за счет разряда интегрирующего конденсатора в зарядочувствительном предусилителе импульсов с выхода блока управления после того, как необходимое число выборок (восемь) импульса преобразованы параллельным аналого-цифровым преобразователем в код и просуммированы. При отсутствии импульса автоматически непрерывно измеряется уровень базовой линии, значение которого вычитается из кода импульса при его обработке. Осуществляется режекция наложений - при приходе второго импульса во время анализа первого устройство приводится в начальное состояние. 2 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 5 G 01 Т 1/36

3ыlн61 1Д

P l

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4654287/24-25 (22) 23.02.89 (46) 30.11.90. Вюл. Р 44 (72) N.Ã, Сибиряк (53) 621.387.4(088.8) (56) IEEE. Trans on Nuclear Science, Vol NS-29, h - 3, 1982, р. 1125.

Н. Koewan, Pren ciple of Operation

and Propertiec of à Transversal Digital Filter, — Nucl. Instr, and Meth, v. 123, 1975, р. 169. (54) ЦИФРОВОЙ ПРОЦЕССОР СПЕКТРОМЕТРИЧВСКИХ И1ПУЛЬСОВ (57) Изобретение относится к ядерной электронике и может быть использовано в спектрометрах заряженных частиц с полупроводниковыми детекторами. Цель изобретения — увеличение быстродействия цифрового процессора спектромет1

Изобретение относится к ядерной электронике и может быть использовано в спектрометрах заряженных частиц с полупроводниковыми детекторами.

Целью изобретения является повышение быстродействия за счет увеличения числа обрабатываемых импульсов в единицу времени при одновременном увеличении точности получаемой информации.

На фиг. 1 представлена функциональная схема цифрового процессора спектрометрических импульсов; на фиг. 2— функциональная схема блока управления; на фиг. 3 — функциональная схема блока сопряжени.;.

Цифровой процессор спектрометрических импульсов (фиг. 1) содержит заряÄÄSUÄÄ1610445 А 3

2 рических импульсов за счет увеличения числа отрабатываемых импульсов в единицу времени при одновременном увеличении точности получаемой информации, Это достигается за счет разряда интегрирующего конденсатора в зарядочувствительном предусилителе импульсов с выхода блока управления после того, как необходимое число выборок (восемь) импульса преобразованы параллельным аналого-цифровым преобразователем в код и просуммированы, При отсутствии импульса автоматически непрерывно измеряется уровень базовой линии, значение которого вычитается из кода импульса при его обработке, ОсуществляИ ется режекция наложений — при приходе второго импульса во время анализа первого устройство приводится в начальное состояние. 2 з..п. ф-лы, 3 ил.

ОЪ дочувствительный предусилитель ФаЫ (ЗЧП) l усилитель 2, аналого-цифровой преобразователь (АЦП) 3, первый

1 регистр 4, первый сумматор 5, первый р регистр 6 сдвига, быстрый фильтрующий усилитель (БФУ) 7, потенциометр

8, компаратор 9, блок 10 управления, второй регистр 11 сдвига, второй и третий сумматоры 12,13, второй регистр 14, блок 15 сопряжения, выходную нину 16.

Выход ЗЧП 1 соединен с входами авЛ усилителя 2 и .ЫФУ 7. Выход усилителя

2 соединен с входом АЦП 3, выходная шина которого соединена с соответствующими информационными входами первого регистра 4, выходы которого соединены

1610445 с первой группой входов первого сумматора 5, выходы которого соединены с информационными входами первого регистра 6 сдвига, выходы которого сое5 динены с второй группой входов первого сумматора 5, с первой группой входов второго сумматора 12 и с информационными входами второго регистра 11 сдвига, 10

Выход БФУ 7 соединен с первым входом компаратора 9, второй вход которого соединен с первым выводом потенциометра 8, второй и третий выводы которого соединены соответственно с общей шиной и источником питания. Выход компаратора 9 соединен с входом блока 10 управления, первый и второй выходы которого соединены с тактовыми входами первого и второго регистров

6,11 сдвига, Вход управления ЗЧП 1 соединен с третьим выходом блока 10 управления, четвертый и пятый выходы которого соединены соответственно с тактовыми вхо-25 дами АЦП 3 и первого регистра 4.

Младший разряд первой группы входов третьего сумматора 13 соединен с источником потенциала Лог. "1", остальные разряды соединены с общей ши30 ной. Выходы второго регистра 11 сдвига соединены с второй группой входов третьего сумматора 13, выходы которого соединены с второй группой входов втОРОГО сумматОра 12, ВыхОДы которого соединены с информационными входами второго регистра 14, тактовый вход которого соединен с тактовым входом блока 15 сопряжения, Первые входы выбора режима первого и второго регистров сдвига 6 и 11 соединены с источником потенциала лог. "1". Вхоц установки первого регистра 6 сдвига соединен с шестым выходом блока 10 управления ° 45

Вторые входы выбора режима первого и второго регистров 6,11 сдвига соединены с седьмым выходом блока 10 управления, входы информации при сдвиге данных влево первого и второго регист-5 ов 6 11 сдвига соединены с общей шиной. Выходы второго регистра 14 соединены с входами блока 15 сопряжения, выходы и входы управления которого соединены с соответствующими линиями

55 выходной шины 16. Тактовый вход второго регистра 14 соединен с восьмым выходом блока 10 управления.

Блок 10 управления (фиг, 2) содержит генератор 17, первый счетчик 18, однонибратор 19, дешифратор 20, первый, второй, третий и четвертый триггеры 21 — 24, первый — седьмой элементы ИЛИ 25-31, первый — шестой элементы И 32 — 37, второй и третий счетчики 38, 39, первый, второй, третий и четвертый элементы 40 — 43 задержки °

Выход генератора 17 соединен с тактовым входом первого счетчика 18 и первым входом первого элемента И 32, выход которого соединен с тактовым входом второго счетчика 38 и первыми входами первого и второго элементов

ИЛИ 25, 26. Выходы первого счетчика

18 соединены с соответствующими входами дешифратора 20, первый выход которого соединен с первым входом второ-. го элемента И 33 и является четвертым выходом блока 10 управления, Второй выход деиифратора 20, соединен с первым входом третьего элемента И 34 и является пятым выходом блока .10 управления. Третий выход дешифратора 20 соединен с тактовым входом третьего счетчика 39, вторым входом первого элемента HjIH 25, выход которого является первым выходом блока 10 управления. Вход предустановки первого триггера 21 соединен с тактовым входом второго триггера 22 и является входом блока 10 управления, Прямой выход первого триггера 21 соединен с входом второго триггера 22, с входом одновибратора 19 и первыми входами четвертого и пятого элементов И 35, 36, Инверсный выход первого триггера

21 соединен с вторыми входами второго и третьего элементов И 33, 34, Входы установки первого и второго триггеров

21, 22 соединены с первым входом тре тьего элемента HJIH 27 и с выходом четвертого элемента ИЛИ 28. Выход одновибратора 19 соединен с первым входом пятого элемента ИЛИ 29, с входом установки третьего счетчика 39 и вторым входом третьего элемента ИЛИ 27. Прямой выход второго триггера 22 соединен с первыми входами шестого элемента ИЛИ 30, шестого элемента И 37.

Выход шестого элемента ИЛИ 30 соединен с вторым входом пятого элемента

ИЛИ 29 и является третьим выходом блока 10 управления ° Выход пятого эле= .мента ИЛИ 29 соединен с входом уста ;новки первого счетчика 18. Второй вход шестого элемента ИЛИ 30 соеди1610445 йен с прямым выходом третьего тригt гера 23, инверсный выход которого соединен с вторым входом шестого элемента И 37, выход которого через первый элемент 40 задержки соединен с первым входом четвертого элемента

ИЛИ 28. Выход переполнения третьего счетчика 39 соединен с входом предустановки с четвертого триггера 24 и вторым входом пятого элемента И 36, выход которого соединен с входом предустановки третьего триггера 23. Третий вход второго элемента И 33 соединен с третьим входом третьего элемента И 34, с вторым входом четвертого элемента И 35 и прямым выходом четвертого триггера 24, инверсный выход которого соединен с входом установки второго счетчика 38. Выход пе- 20 реполнения второго счетчика 38 соединен с первым входом седьмого элемента

KIH 31 и через второй элемент 41 задержки с входом четвертого элемента

43 задержки и является восьмым выхо- 25 дом блока 10 управления. Выход четвертого элемента 43 задержки соединен с вторым входом четвертого элемента

ИЛИ 28 и с входом установки третьего триггера 23, Выход третьего элемента

И 34 соединен с третьим входом третьего элемента ИЛИ 27, выход которого соединен с входом третьего элемента

42 задержки и является шестым выходом блока 10 управления, Выход третьего элемента 42 задержки соединен с вторым входом седьмого элемента ИЛИ 31, выход которого соединен с-входом установки четвертого триггера 24, Выход с второго элемента И 33 соединен с вторым входом второго элемента ИЛИ 26, выход которого является вторым выходом блока 10 управления, Выход четвертого элемента И 35 соединен с вторым

ВхОдОм перВОгО элемента И 32 и яВля 45 ется седьмым выходом блока 10 управления. .Блок 15 сопряжения (фиг, 3) содержит блок элементов И 44 триггер

45, дешифратор 46 функций, дешифра- 50 тор 47 адреса, первый, второй и третий элементы И 48, 49, 50, первый, второй и третий .элементы НК 51,52,53.

Первые входы блока элементов И 44 являются информационными входами блока 15 сопряжения. Вторые входы блока элементов И 44 соединены с выходом первого элемента И 48, первый вход которого через третий элемент HE 53 соединен с соответствующей линиеи управляющей шины блока 15 сопряжения.

Вход предустановки триггера 45 является входом управления блока 15 сопряжения. Вход установки триггера 45 соеинен с выходом второго элемента И 49, первый вход. которого соединен с вторым входом первого элемента И 48 и с выходом третьего элемента И 50, первый вход которого соединен с выходом дешифратора 46 функции, первый и второй входы которого являются соответствующими линиями управляющей шины блока

15 сопряжения, кроме того, второй вход дешифратора, 46 функции через первый элемент НЕ 51 соединен с вторыми входами второго и третьего элементов И 49, 50. Третий вход третьего элемента И 50 соединен с выходом дешифратора 47 адреса, входы которого являются соответствующими линиями управляющей шины блока 15 сопряжены, Третий вход второго элемента И 49 через второй элемент НЕ 52 соединен с соответствующей линией управляющей шины блока 15 сопряжения, Инверсный выход триггера 45 соединен с соответствующей линией управляющей шины блока 15 сопряжения, Принцип работы цифрового процессора спектрометрических импульсов заключается в следующем. Обработка спектрометрического импульса для получения достоверной информации о энергии зарегистрированной частицы заключается в минимизации шумов, восстановлении базовой линии и режекции (исключении) наложенных импульсов. Импульс с выхода ЗЧП 1 имеет прямоугольную форму, так как интегрирующий конденсатор в

ЗЧП 1 разряжается по окончании обработки импульса в цифровом процессоре, поэтому оптимальной процедурой фильтрации в данном случае будет накопление отсчетов, Известно, что для получения отношения сигнал/шум, достигаемого в оптимальном фильтре с однократным дифференцированием и интегрированием, необходимо накопить около четырех отсчетов сигнала, Учитывая корреляционные связи между отсчетами необходимо увеличить число отсчетов до восьми.

Восстановление постоянной составляющей заключается в вычитании из накопленных отсчетов сигнала значения базовой линии, измеренной в момент прихода сигнала, Необходимость постб1610445 янного слежения за положением базовой линии заключается в том, что наряду с исследуемыми частицами детектор, а следовательно, ЗЧП 1 регистрируют фоновые частицы, энергии которых лежат ниже порога регистрации. Такие частицы будут образовывать некоторый заряд э полупроводниковом детекторе, который интегрируется ЗЧП 1 и преоб- 10 разуется в постоянное напряжение, Так как число и время регистрации частиц ,полупроводниковым детектором носят случайный характер, то это приведет к постоянному изменению положения базовой линии, т.е, к ее флуктуации.

Режекция наложенных импульсов осуществляется путем исключения из рассмотрения импульсов, интервал времени между которыми меньше определенной 20

- длительности.

Таким образом, цифровой процессор работает в двух режимах.

Если компаратор 9 не зарегистрировал сигнал, то осуществляется сле- 25 жение за базовой линией. Первый сумматор 5 и первый регистр 6 сдвига образуют накапливающий сумматор, в котором суммируются восемь отсчетов базовой линии. Затем происходит запись 3р полученного результата во втором регистр 11 сдвиГа и сброс первого регистра 6 сдвига, причем данный режим работы повторяется пока компаратор 9 не зарегистрировал сигнал ° После при- 35 хода сигнала АЦП 3 блокируется на время установления напряжения на входе

АЦП 3, а затем происходит накопление восьми отсчетов сигнала, после чего осуществляется разрядка интегрирующей 4р емкости в ЗЧП 1 и блокировка АЦП 3.

В это же время отсчет сигнала, хранящийся в первом регистре б сдвига, и отсчет базовой линии, хранящийся во втором регистре 11 сдвига, усредняются45 и из отсчета сигнала вычитается отсчет базовой линии и полученный результат записывается во второй регистр

14. Если во время накопления восьми .отсчетов компаратор 9 зарегистрирует второй сигнал, то происходит сброс

ЗЧП 1, блокировка АЦП 3 и сброс первого регистра 6 сдвига, Во второй регистр 14 запись не производится.

Цифровой процессор спектрометрических импульсов работает следующим образом, После включения напряжения питания все триггеры и второй и третий счетчики 38,39 в блоке 10 управления (фиг.2) устанавливаются в исходное состояние: на прямом выходе лог. "0", на инверсном выходе лог. "1", устанавливается в ноль первый регистр 6 сдвига (цепи начальной установки на фиг, 1, 2 не показаны). Последовательность импульсов с периодом Т1 на выходе генератора

17 преобразуется с помощью первого счетчика 18 и дешифратора 20 в три последовательности импульсов, сдвинутых одна относительно другой на время Т1 Величина Т1 не должна быть меньше времени преобразования аналоговой входной величины в код в АЦП 3.

Пока на выходе ЗЧП 1 не появится ступенчатый сигнал, т,е. пока детектор не зарегистрировал частицу, цифровой процессор осуществляет преобразование базовой линии в цифровой код, Импульс на первом выходе дешифратора 20 запускает преобразование в параллельном

АЦП 3. По переднему фронту импульса на втором выходе дешифратора 20 происходит запись полученного в АЦП 3 в первый регистр 4, Первый сумматор 5 осуществляет суммирование кодов, поступающих с выхода первого регистра 4 и с выхода первого регистра 6 сдвига, Полученный результат передним фронтом импульса с третьего выхода дешифратора 20 (фиг. 2) записывается в первый регистр 6 сдвига, Этим же импульсом в третий счетчик 39 записывается единица, Таким образом, после суммирования восьмого отсчета на выходе переполнения третьего счетчика 39 появляется импульс, который перебрасывает четвертый триггер 24, Лог. "1" с прямого выхода четвертого триггера 24 разрешает прохождение импульса с первого выхода дешифратора 20 через второй элемент И 33 и второй элемент

ИЛИ 26. По переднему фронту этого импульса накопленная сумма из первого регистра 6 сдвига переписывается во второй регистр 11 сдвига. Одновременно начинается новый цикл измерения базовой линии, Импульс с второго выхода дешифратора 20 проходит через третий элемент И 34 и третий элемент ИЛИ 27 и сбрасывает первый регистр 6 сдвига. Одновременно импульс с выхода третьего элемента ИЛИ 27, пройдя через третий элемент 42 задержки с временем задержки, равным

Т 1, и седьмой элемент ИЛИ 31, сбрасывает четвертый триггер 24.

1610445

После того, как на выходе ЗЧП 1 появляется сигнал, амплитуда которого превышает порог, установленный с помощью потенциометра 8, срабатывает компаратор 9. БФУ 7 служит для формирования иэ ступенчатого напряжения на выходе ЗЧП 1 короткого импульса.

Следовательно, на выходе компаратора

9 также будет короткий импульс, кото- 10 рый перебрасывает первый триггер 21 (фиг. 2). Передним фронтом импульса с прямого выхода первого триггера 21 запускается одновибратор 19, импульс с выхода которого сбрасывает и блоки- 15 рует по установочным входам первый и третий счетчики 18, 39 и первый регистр 6 сдвига. Длительность импульса одновибратора 19 выбирается равной времени установления амплитуды импуль- 0 са на входе АЦП 3. После окончания импульса на выходе одновибратора 19 первым появляется импульс на первом выходе дешифратора 20, который запускает преобразование в АЦП 3, Импуль- 25 сом с второго выхода дешифратора 20 полученный код переписывается в первый регистр 4 и складывается с нулевым кодом, хранящимся в первом регистре б сдвига, Полученная сумма передним фронтом импульса с третьего выхода дешифратора 20 записывается в первый регистр 6 сдвига. Этим же импульсом содержание третьего счетчика

39 увеличивается на единицу, После накопления восьми отсчетов сигнала на выходе переполнения третьего счетчика 39 появляется импульс, который взводит четвертый триггер

24 и через пятый открытый элемент 40

И 36 взводит третий триггер 23. Четвертый элемент И 35 определяет включение режима усреднения полученных отсчетов базовой линии и сигнала, Усреднение осуществляется за счет сдви- 45 га на три разряда влево кодов, хранящихся в первом и втором регистрах

6,11 сдвига (деление на восемь).

Лог, "1" с выхода четвертого элемента И 35 переводит первый и второй ре- 5О гистры 6,11 сдвига из режима приема параллельного кода в режим сдвига информации влево, который осуществляется по переднему фронту импульсов генеРатора 17, прошедших чер откры 55 тый первый элемент И 32 и первый и второй элементы ИЛИ 25, 26 на тактовые входы первого и второго регистров 6 11 сдвига. В это время первый счетчик 18 заблокирован и сброшен ЗЧП 1 по установочному входу лог. "i" с прямого выхода третьего триггера 23 через пятый и шестой элементы ЮШ 29, 30,поэтому на выходах дешифратора 20 импульсы не формируются. После сдвига кодов в первом и втором регистрах

6,11 сдвига на три разряда влево на выходе переполнения второго счетчика

38 появляется импульс, который через седьмой элемент ИЛИ 31 сбрасывает четвертый триггер 24 и поступает на вход второго элемента 41 задержки, длительность которой равна времени вычитания кода во втором регистре 11 сдвига из кода в первом регистре 6 сдвига, Вычитание осуществляется следующим образом: обратный код из второго регистра 11 сдвига добавлением единицы к его младшему разряду с помощью третьего сумматора 13 преобразуется в дополнительный код, который затем складывается с прямым кодом из первого регистра 6 сдвига с помощью второго сумматора 12, на выходе которого получа-, ется разность между кодом в первом регистре 6 сдвига и кодом во втором регистре 11 сдвига, Этот код передним фронтом импульса с выхода второго элемента 41 задержки записывается во вто-, рой регистр 14. Одновременно с этим импульсом взводится триггер 45 (фиг. 3), который выставляет сигнал запроса I,AÌ на выходную шину 16 (магистраль САМАС), Считывание данных из второго регистра 14 осуществляется под управлением контроллера Крейта (не показан) с помощью стандартной команды

CAMAC F (2). По строб-импульсу 81 формируемому контроллером, через блок элементов И 44 код из второго регистра 14 считывается на выходную шину

16. По строб-импульсу 82 сбрасывается триггер 45 и сигнал запроса снимается.

Импульс с выхода второго элемента

41 задержки задерживается на время записи во второй регистр 14 четвертым элементом 43 задержки, импульс с выхода которого, пройдя четвертый элемент ИЛИ 25, сбрасывает первый и третий триггеры 21, 23, и, пройдя на вы- . ход третьего элемента ИЛИ 27, сбрасывает первый регистр б сдвига, С установочного входа первого счетчика 18 снимается блокировка, он начинает пересчитывать импульсы генератора 17 и на выходе дешифратора 20 появляют 1610445!

2 ся импульсы, которые запускают новый цикл обработки либо базовой линии, либо сигнала, в зависимости от состояния первого триггера 21.

Если в процессе накопления восьми отсчетов сигнала детектор зарегистри— рует еще одну частицу, то на выходе компаратора 9 появится импульс, который перебросит второй триггер 22, так как на его входе установлена лог. "1". Импульс с прямого выхода второго триггера 22 через пятый и шестой элементы ИЛИ 29,30 сбрасывает и блокирует первый счетчик 18. Импульс 5 с выхода шестого элемента ИЛИ 30 разряжает интегрирующий конденсатор в

ЗЧП 1. Одновременно импульс с прямого выхода второго триггера 22 проходит через открытый шестой элемент И 37 и задерживается первым элементом 40 задержки на время переходных процессов в ЗЧП 1. С выхода первого элемента 40 задержки импульс через четвертый элемент ИЛИ 28 сбрасывает первый 25 и второй триггеры 21, 22, а через третий элемент ИЛИ 2/ — первый регистр

6 сдвига. Таким образом устраняются искажения, обусловленные наложениями импульсов на входе АЦП 3. 30

Предлагаемое устройство может быть реализовано следующим образом. ЗЧП выполнено по схеме интегратора тока ключ может быть выполнен на полевом транзисторе КП 350. АЦП 3 является параллельным АЦП и может быть выполнено на „К 1107ПВ2, Сумматоры 5,12,13 могут быть выполнены на К555ИИ6, регистры 6,11 сдвига на К555ИР11.

Регистры 4>l4 могут быть выполнены 40 на К155ТМ8, компаратор выполнен на

К521СА4.

Повышение быстродействия можно определить сравнив время, затрачиваемое на обработку одного сигнала в из- !5 вестном устройстве и в предлагаемом.

В известном устройстве используются весовые коэффициенты 1,2„4,8. Умножение на весовой коэффициент осуществляется путем сдвига отсчета сигнала на соответствующее количество разрядов вправо, Если обрабатывается восемь отсчетов сигнала, то общее количество сдвигов вправо будет равно

12 и для этого потребуется 12х20 — 240 нс, суммирование и вычитание займет (8+1)x 24 = 216 нс, для усреднения полученного результата необходимо произвести четыре сцвига влево, на которые потребуется 4х20 = 80 нс °

Следовательно, для обработки сигнала в известном устройстве потребуется

240 + 216 + 80 = 536 нс.

В предлагаемом устройстве осуществляется восемь раз суммирование и один раз вычитание, что занимает (8+1)х 20 = 216 нс, для усреднения необходим сдвиг на три разряда влево, т,е, Зх20 = 60 нс, Общее время обработки равно 276 нс. Таким образом быстродействие увеличивается в

536/276 = 1,9 раза °

Быстродействие также увеличивает за счет разряда интегрирующего конденсатора в ЗЧП 1 ° В известном устройстве сигналы на входе АЦП имеют длинный спад, что приводит к смещению базовой линии из-за наложения сигнала на сигнал . Так как АЦП имеет определенный диапазон амплитуды входных сигналов, то смещение базовой линии может привести к ограничению амплитуды входного сигнала, Максимальная амплитуда входного сигнала АЦП равна 5 В, постоянная времени спада сигнала равна приблизительно 50 мкс, Если считать, что допустимое смещение базовой линии составляет 1 В, тогда максимальное число импульсов, которое может обработать известное устройство, равно

8000 имп/с. В предлагаемом устройстве импульс на входе АЦП имеет прямоугольную форму и длительность около 2 мкс, следовательно, для такого же АЦП как в известном устройстве максимальное число обрабатываемых импульсов будет равно 200000 имп/с, т.е. в 25 раз больше.

Формула и з о б р е т е н и я

1, Цифровой процессор спектрометрических импульсов, содержащий последовательно соединенные зарядочувствительныи предусилитель, усилитель и аналого-цифровой преобразователь, выход зарядочувствительного предусилителя также соединен через быстрый фильтрующий усилитель с первым входом компаратора, второй вход которого соединен с первым выводом потенциометра, второй и третий выводы которого соединены соответственно с источником питания и общей шиной, блок управления, первый выход которого соединен с тактовым входом первого регистра .сдвига, выход которого соединен с первой группой входов первого сумматора и с информационными входами

1á10 45

14 второго регистра сдвига, тактовый вход которого соединен с вторым выходом блока управления, выход первого сумматора соединен с информационными входами первого регистра сдвига, о т л ич а ю шийся тем, что, с целью повышения быстродействия за счет увеличения числа обрабатываемых импульсов в единицу времени при одновремен10 ном увеличении точности получаемой информации, введены первый, второй регистры, второй, третий сумматоры, блок сопряжения, причем вход управления зарядочувствительного предусилителя соединен с третьим выходом блока управления, четвертый и пятый выходы которого соединены соответственно с тактовыми входами аналого-цифрового преобразователя и первого регистра, информационные входы которого соединены с выходами аналого-цифрового преобразователя, выходы первого регистра соединены с второй группой входов первого сумматора, выход компаратора соединен с входом блока управления, шестой выход которого соединен с входом установки первого регистра сдвига, первые и вторые входы выбора режима первого, второго регистров сдви- З0 га соединены соответственно с источником потенциала и с седьмым выходом блока управления, выходы первого регистра сдвига соединены с первой группой входов второго сумматора, 35 вторая группа входов которого соединена с выходами третьего сумматора, первая группа входов которого соединена с инверсными выходами второго регистра сдвига, младший разряд вто- 40 рой группы входов третьего сумматора соединен с источником потенциала, а остальные разряды соединены собщей шиной, выход второго сумматора соединен с информационными входами второго регистра, тактовый вход которого соединен с тактовым входом блока сопряжения и с восьмым выходом блока управления, выходы второго регистра соеpHHBHbI c информационными входами 6JIoKp50 сопряжения.

2. Процессор по п. 1, о т л и ч аю шийся тем, что блок управления содержит генератор, первый, второй, третий счетчики, одковибратор, дешифратор, с первого по седьмой элементы

ИЛИ, с первого по четвертый триггеры, с первого Ilo шестой элементы И, с первого по четвертый элементы задержки, причем выход генератора соединен с тактовым входом первого счетчика и первым входом первого элемента И, выход которого соединен с тактовым входом второго счетчика ипервыми входами первого, второго элементов ИЛИ, выходы первого счетчика соединены с соответствующими входами дешифратора, первый выход которого соединен с первым входом второго элемента И, второй выход дешифратора соединен с первым входом третьего элемента И,третий выход дешифратора соединен с тактовым входом третьего счетчика и вторым входом первого элемента ИЛИ, вход предустановки первого триггера соединен с тактовым входом второго триггера и является входом блока управления, прямой выход первого триггера соединен с

D-входом второго триггера, с входом одновибратора и первыми входами четвертого и пятого элементов И, инверсный выход первого триггера соединен с вторыми входами второго и третьего элементов И, входы установки первого и второго триггеров соединены с первым входом третьего элемента ИЛИ и с выходом четвертого элемента ИЛИ, выход одновибратора соединен с первым входом пятого элемента ИЛИ, с входом установки третьего счетчика и вторым входом третьего элемента ИЛИ, прямой выход второго триггера соединен с первыми входами шестого элемента ИЛИ и шестого элемента И, выход шестого элемента ИЛИ соединен с вторым входом пятого элемента HJIH, выход пятого элемента ИЛИ соединен с входом установки первого счетчика, второй вход шестого элемента ИЛИ соединен с прямым выходом третьего триггера, инверсный выход которого соединен с вторым входом шестого элем"нта И, выход которого через первый элемент задержки соединен с первым входом четвертого элемента ИЛИ, выход переполнения третьего счетчика соединен с входом предустановки четвертого триггера и вторым входом пятого элемента И, выход которого соединен с входом предустановки третьего триггера, третий вход второго элемента И соединен с третьим, входом третьего элемента И, с вторым входом четвертого элемента И и прямым выходом четвертого триггера, инверсный выход которого соединен с входом установки второго счетчика, выход переполнения которого соединен с входом

1610445!

6 вгорого элемента задержки и первым входом седьмого элемента ИЛИ, выход которого соединен с входом установки четвертого триггера, выход третьего эпемента И соединен с третьим входом третьего элемента ИЛИ, выход которого через третий элемент задержки соединен с вторым входом седьмого элемент KIH выход второго элемента И сое- 1ð динен с вторым входом второго элемента ИЛИ, выход второго. элемента задержки через четвертый элемент задержки срединен с вторым входом четвертого элемента ИЛИ и входом установки тре- 15 т!ьего триггера, выход четвертого элемента И соединен с вторым входом первого элемента И, причем первым выходом блока управления является выход первого элемента ИЛИ, вторым. — второ" щ го элемента ИЛИ, третьим — шестого элемента ИЛИ, четвертым и пятым — первый и второй выходы дешифратора, шестым — выход третьего элемента ИЛИ, седьмым — четвертого элемента И, вось- 5 мым — выход второго элемента задержки, 3, Процессор по п, 1,о тл ич аюшийся тем, что блок сопряжения содержит блок элементов И, триггер, дешифратор функций, дешифратор адреса, первый, второй, третий элементы И, первый, второй, третий элементы НЕ, причем первые входы блока элементов И являются информационными входами блока сопряжения, тактовый вход которого соединен с входом предустановки триггера, вход установки которого соединен с выходом первого элемента И, первый вход которого соединен с первым входом второго элемента И и выходом третьего элемента И,первый вход которого соединен с выходом дешифратора функций, первый вход которого через первый элемент HE соединен с вторыми входами второго и третьего элементов И,третий вход третьего элемента Исоединен с выходом дешифратора адреса, первый и второй входы дешифратора функций и вход дешифратора адреса являются соответствующими линиями управляющей шины блока сопряжения, третий вход второго элемента И и второй вход второго элемента И через соответствующие второй и третий элементы HE соединены с соответствующими линиями управляющей шины блока сопряжения.

1610445

161 0445

Составитель М. Данилов

Техред Л.Сердюкова Корректор С. Шевкун

Редактор И.Бандура

Заказ 3737 Тираж 356 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно †издательск комбинат "Патент", r Ужгород, ул. Гагарина, 101