Стабилизированный преобразователь постоянного напряжения

 

Изобретение относится к электротехнике и может быть использовано в источниках вторичного электропитания. Цель - упрощение путем исключения датчика насыщения сердечника выходного трансформатора при одновременном симметрировании режима перемагничивания его сердечника. Устройство содержит усилитель мощности 5 и узел симметрирования 14, состоящий из двух схем выборки-хранения 19,20, двух стробирующих компараторов 15,16 и двух схем задержки 17,18. Узел симметрирования 14 сравнивает мгновенные значения токов коллектора силовых транзисторов усилителя мощности 5 в соседних полупериодах и осуществляет соответствующую коррекцию длительностей импульсов управления с целью поддержания равенства мгновенных значений токов коллектора силовых транзисторов усилителя мощности 5, а тем самым и равенства токов намагничивания выходного трансформатора 7 в полупериодах работы преобразователя. Симметрирование осуществляется как в установившихся, так и в переходных (включение, сброс-наброс нагрузки и т.д.) режимах работы преобразователя и во всем диапазоне токов нагрузки преобразователя. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 H 02 M 3/337

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТ0РСН0МУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4442939/24-07 (22) 20.06.88 (46) 30.11.90.Бюл. Р 44 (72) В.А.Визиров и А.Ф.Семенов (53) 621.314.588 (088.8) (56) Авторское свидетельство СССР

Р 1274087. кл. Н 02 M 3/335, 1986.

Авторское свидетельство СССР

У 995227, кл. Н 02 M 3/335, 1983. (54) СТАБИЛИЗИРОВАННЫЙ ПРЕОБРАЗО-

ВАТЕЛЬ ПОСТОЯННОГО НАПРЯЖЕНИЯ (57) Изобретение относится к электротехнике и может быть использовано в источниках вторичного электропитания. Цель — упрощение путем исключения датчика насыщения сердечника выходного трансформатора при одновременном симметрировании режима перемагничивания его сердечника. Устройство содержит усилитель 5 мощности и узел 14.симметрирования, состоящий

„„SU„„1G10562 А 1

2 из двух схем 19, 20 выборки-хранения, двух стробируемых компарат оров 15, 16 и двух схем 17,18 задержки. Узел 14 симметрирования сравнивает мгповенные значения токов коллектора силовых транзисторов усилителя 5 мощности в соседних полупериодах и осуществляет соответствующую коррекцию длительностей импульсов управления с целью поддержания равенства мгновенных значений токов коллектора силовых транзисторов усилителя 5 мощности, а тем самым и равенства токов намагничивания выходного трансформатора 7 в полупериодах работы преобразователя. Симметрирование осуществляется как в установивиихся, так и в переходных (включение, сброс-наброс нагрузки и т.д.) режимах работы преобразователя и во всем диапазоне токов нагрузки преобразователя.

1 з.п.ф-лы, 2 ил.

1610562

Ц:зобретение относится к электротехнике и может быть использовано в исто .«яках вторичного электропитания радиоэлектронной аппаратуры.

Цель изобретения — упр<зщение путем исключения датчика насыщения сердечника выходного трансформатора при одновременном симметрировании режима перемагничивания его сердечника. 10

На фиг.1 приведена структурная схема преобразователя, на фиг,2 э 1юры, поясняющие его работу.

Преобразователь {фиг.1) содержит генератор 1 тактовых импульсов, выхо- 15 дом подключенный к входу счетного триггера 2, выходы которого соединеЪ ны с первыми входами первой 3 и вто-. рой 4 схем И, выходы которых соединены с соответствующими управляющими входами цвухтактного усилителя 5 мощности, включающего в себя датчик

6 тока силовых транзисторов и выходной трансформатор 7, подключенный к выпрямителю с индуктивно-емкостным 25 фильтром 8, усилитель 9 обратной связи, входом подключенный к выходу фильтра 8, а выходом — к входу широтно †импульсно модулятора 10, выход которого соединен с вторыми входами схем И 3 и 4, RS-триггер 11, первый вход которого соединен с выхоДом генератора 1 тактовых импульсов, а выход — с третьими входами схем И 3 и 4, пороговый элемент 12, вход которого подключен к выходу датчика 6 тока силовых транзисторов.

Кроме того, преобразователь содержит схему ИЛИ 13 и узел 14 симметрирования, который состоит из двух стробируемых компараторов 15 и 16, двух схем 17 и 18 задержки и двух схем 19 и 20 выборки-хранения, каждая из которых содержит, например, последовательно соединенные двунап- 45 равленный ключ 21, запоминающий конденсатор 22 и повторитель 23 напря жения.

Сигнальные входы 24 и 25 соответ" ственно первой 19 и второй 20 схем . выборки-хранения подключены к выходу датчика 6 тока силовых транзисторов.

Инвертирующий вход первого компаратора 15 и неинвертирующий вход второго компаратора 16 соединены с выхо)5 дом первой схемы 19 выборки-хранения, а инвертирующий вход второго компаратора 16 и неинвертирующий вход первого компаратора 15 — с выходом второй схемы 20 выборки-хранения. Вы— ходы компараторов 15 и 16 соединены соответственно с первым и вторым входами схемы ИЛИ 13, третий вход которой соединен с выходом порогового элемента 12. а выход схемы ИЛИ 13 подключен к второму входу КБ-триггера 11.

Выход первой схемы И 3 соединен с входом 26 управления режимом работы первой схемы 19 выборки-хранения, а через первую схему 17 задержки — свходом стробирования первого компара. тора 15. Выход второй схемы И 4 соединен с входом 27 управления режимом работы второй схемы 20 выборки-хранения, а через вторую схему 18 задержки — с входом стробирования второго компаратора 16, Диаграммы, поясняющие работу преобразователя, приведены на фиг.2, где

2а — напряжение на выходе генератора

1 тактовых импульсов; 2б,2в — напряжение на выходах счетного триггера 2; 2г, 2д — напряжение на выходе схем И 3 и 4 соответственно; 2е напряжение на выходе датчика 6 тока силовых транзисторов; 2ж, 2з — напряжение на выходе первой 19 и второй 20 схем выборки-хранения соответственно; 2и — напряжение на выходе схемы ИЛИ 13; 2к, 2л — напряжение на выходе первой 17 и второй 18 схем задержек, соответственно; Т вЂ” период рабочей частоты преобразователя; t> — время задержки появления импульсов управления на входе стробирования компараторов 15 и 16.

Стабилизированный преобразователь постоянного напряжения работает следующим образом.

Выходной сигнал генератора 1 тактовых импульсов (фиг.2а) поступает на вход счетного триггера 2, который поочередно формирует на прямом и инверсном выходах сигналы логической

"1" (фиг,2б, 2в), длительность которых равна половине периода Т/2 работы преобразователя. Эти сигналы поступают на первые входы схем И 3 и 4. На вторые входы схем И 3 и 4 поступает разрешающий сигнал, логической "1", длительность которого определяется усилителем 9 обратной связи и широтно-импульсным модулятором 10 из условия стабилизации напряжения на выходе фильтра 8. На третьи входы схем И 3 и 4 поступает сигнал ,с выхода RS-триггера 11 который в

2 6 выходом с хемы 19 выбор ки-хр анения, будет повторять форму напряжения на запоминающем конденсаторе 22. Поэтому в режиме выборки напряжение на выходе схемы 19 выборки-хранения, а следовательно, и на инвертирующем входе компаратора 15 будет пропорционально величине тока, а форма напряжения повторяет форму импульса тока первого силового транзистора инвертоРа 5 (фиг.2ж, интервал t<-t>).

После окончания импульса управления на выходе первой схемы И 3 с момента времени tq формируется сигнал логического "0", первый силовой транзистор усилителя 5 закрывается и схема 19 выборки-хранения в момент времени t переводится в режим хране3 ния.

В этом режиме двунаправленный ключ

21 закрывается и запоминающий конден-. сатор 22 отключается от выхода датчика 6 тока ° Вследствие большого входного сопротивления повторителя 23 напряжения и большого внутреннего сопротивления двунаправленного ключа 21 в закрытом состоянии напряжение на запоминающем конденсаторе 22, а следовательно, и на выходе схемы 19 выборки-хранения сохраняется на уровне, пропорциональном величине тока первого силового транзистора в момент окончания импульса управления в первом полупериоде работы преобразователя (фиг.2ж, интервал t — t7).

В следующем полупериоде работы . преобразователя по сигналу логической

"1" на выходе второй схемы И 4 (фиг.2д, интервал t4,- t6) открывается второй силовой транзистор усилителя 5 мощности, на выходе датчика

6 тока формируется напряжение, величина которого пропорциональна величи.не тока, а форма напряжения повторяет форму импульса тока этого транзистора (фиг.2е, интервал tg- t6), }

Одновременно схема 20 выборки-хранения, подключенная по входу 27 управления режимом работы к выходу схемы И 4 по сигналу логической в момент времени t переводится в режим выборки. В этом режиме напряжение на ее выходе, а следовательно, и на инвертирующем входе компаратора 16 пропорционально величине тока, а форма напряжения повторяет форму импульса тока второго силового тран161056 начале каждого полупернола работы преобразователя выходным сигналом логического "0" генератора 1 тактовых импульсов устанавливается в исходное

5 состояние. На его выходе появляется сигнал логической "l", который не оказывает влияния на формирование импульса управления на выходе схем

ИЗи4.

Если в преобразователе отсутствует несимметричный режим перемагничивания сердечника выходного трансфор— матора и нет перегрузки bio току силовых транзисторов, то на вьжодах компаратров 15 и 16, порогового элемента 1 . а следовательно, и на выходе схемы ИЛИ 13 присутствует сигнал логической "1", который поступает на второй вход RS-триггера и не влияет 20 на его состояние.

При открытии одного из силовых транзисторов усилителя 5 мощности импульсом управления, например, с выхода схемы И 3 (фиг.2г, интервал

t>) на выходе датчика 6 тока формируется напряжение, величина которого пропорциональна величине тока, а форма напряжения повторяет форму импульса; тока этого силового транзистора (фиг.2е, интервал t<-t ).

Одновременно схема 19 выборки-хранения, подключенная по входу 26 óïравления режимом работы к выходу схемы И 3, по сигналу логической "1" в момент времени переводится в режим выборки. В этом режиме двунаправленный ключ 21 открывается и подключает запоминающий конденсатор 22 к выходу датчика 6 тока силовых тран- 40 .зисторов. Напряжение на запоминающем конденсаторе 22 вследствие малого внутреннего сопротивления двунаправленного ключа 21 и малого выходного сопротивления датчика 6 тока будет 45 практически повторять форму выходного напряжения датчика 6 тока. Причем благодаря двунаправленности ключа

21 обеспечивается и разряд запоминаю,щего конденсатора 22 на выходное соп - 50 ротивление датчика 6 тока в случае, если напряжение на запоминающем конденсаторе 22 больше выходного напряжения датчика 6 тока.

Повторитель 23 напряжения, имея 55 большое входное сопротивление, не оказывает влияния на напряжение запоминающего конденсатора 22, и напряжение на его выходе, который является

1610562

=-истора усилителя 5 мощности (фиг,2з, интервал t4- t6) °

После окончания импульса управления на выходе схемы И 4 с момента вре5 мени tg формируется сигнал логического "0", силовой транзистор усилителя 5 мощности закрывается, схема 20 выборки-хранения в момент времени б переводится этим сигналов в режим

Хранения. В этом режиме на ее выходе сохраняется уровень напряжения, пропорциональный величине тока второго . силового транзистора в момент окончания импульса управления во втором полупериоде работы преобразователя (фиг 2з интервал t6 t

Таким образом, в каждый полуперн— од работы преобразователя происходит сравнение напряжений, присутствующих на входах компараторов 15 и 16, а тем самым и сравнение величины тока открытого силового транзистора усилителя 5 мощности в любой момент вре-

Мени текущего полупериода с величинои 5 тока другого силового транзистора усилителя 5 мощнбсти, достигнутой в конце поедьщущего полупериода работы преобразователя. Причем сравнение производится тем компаратором, на вход стробирования которого в данный полупериод поступает разрешающий сигнал логической "1" (фиг.2к, 2л) с, выхода соответствующей схемы И 3 или 4 через соответствующую схему

17 или 18 задержки.

Если величина тока одного иэ силовых транзисторов усилителя 5 мощности в текущем полупериоде не превы" шает величины тока второго силового 4 транзистора, достигнутой в конце предыдущего полупериода, то на выходе соответствующего компаратора 15 илн

16 будет присутствовать сигнал логической 1, поступающий чеРез схемУ 45

ИЛИ 13 на второй вход RS--триггера 11 и не изменяющий его исходного состояния (фиг,2и, интервал t — t, ) .

Если величина тока одного иэ си— ловых транзисторов (например, второ- 5

r o) в текущем полупериоде в какой-то момент времени (например, фиг.2е) превысит величину тока другого силового транзистора, достигнутую, в конце предыдущего полупериода (фиг,2е, момент времени т ), то

55 на выходе соответствующего компаратора 16 сформируется сигнал логического нуля, поступающий через схему

ИЛИ 13 на второй вход RS-триггера 11 (фиг,2и, момент времени t P. По этому сигналу RS-триггер 11 переключается, на его выходе устанавливается сигнал логического "0", на выходе схемы И 4 (фиг.2д, момент времени t ) также устанавливается сигнал логического "0", открытый в данный полупериод силовой тразистор усилителя 5 мощности этим сигналом закрывается до конца текущего полупериода и величина его максимального тока ограничивается на уровне величины тока второго силового транзистора, достигнутой в конце предыдущего полупериода, с точностью, определяемой зоной нечувствительности компаратора 16.

Таким образом, в предлагаемом преобразователе осуществляется выравнивание токов силовых транзисторов усилителя 5 мощности в полупериодах его работы путем соответствующей коррекции длительности их открытого сос,тояния.

Поскольку ток силовых транзисторов усилителя 5 мощности представляет собой сумму тока намагничивания выходного трансформатора 7 и приведенного к первичной обмотке этого трансформатора тока нагрузки преобразователя, то (при условии равенства величины тока нагрузки в полупериодах) будет происходить выравнивание тока намагничивания выходного трансформатора 7, т.е. будет осуществляться симметрирование режима перемагничивания сердечника выходного трансформатора 7.

Равенство тока нагрузки в полупериодах обеспечивается выходным индуктивно-емкостным фильтром 8.

Поскольку суммарная задержка, имеющаяся в трактах обработки сигнала схем 19 и 20 выборки-хранения, компараторов 15 и 16, схем И 3 и 4, RS-триггера 11, не превышает величи-ну порядка (0,,5-1) мкс, то симметрирование режима перемагничивания сердечника выходного трансформатора 7 будет осуществляться не только в установившихся, но и во всех переходных режимах работы преобразователя.

Прй наличии перегрузки по току силовых транзисторов усилителя 5 мощности выходной сигнал датчика 6 тока превысит опорный уровень порогового элемента 12, на выходе порогового элемента 12 сформируется сигнал логи1610562 ческого "0", который через схему

ИЛИ 13 поступает на второй вход

RS-триггера 11. RS-триггер ii переключается и на его выходе до конца текущего полупериода устанавливается сигнал логического "0". Этим сиг- . налом на выходе соответствующей схемы И 3 или 4 устанавливается сигнал логического "0", открытый в данный полупериод силовой транзистор усилителя 5 мощности закрывается до конца текущего полупериода. При сохранении перегрузки ток силовых тран-. зисторов ограничивается в каждом полуперчоде работы преобразователя на заданном пороговом уровне, При одновременном возникновении перегрузки по току и режима несимметричного перемагничивания узел 14 сим- 2р метрирования и пороговый элемент 12 работают параллельно, выравнивая величину тока намагничивания силового трансформатора 7 по полупериодам и одновременно ограничивая ток силовых 25 транзисторов усилителя 5 мощности до порогового уровня.

При включении преобразователя его запуск осуществляется следующим образом.

В первом полупериоде работы преобразователя напряжение на выходе любой их схем 19 или 20 выборки-хранения, находящейся в этот полупериод в режиме хранения, равно О. Следовательно, как только величина напряже ния на выходе другой схемы 20 или

19 выборки-хранения, находящейся в этот полупериод в режиме выборки,пропорционального величине тока открытого в этот полупериод силового транзистора, превысит нулевое значение на величину, равную величине зоны нечувствительности компаратора 15 или 16, компаратор переключится и силовой транзистор закроется. При этом максимальная величина его тока будет ограничена на уровне, пропорциональном величине зоны нечувствительности компаратора.

5Р

В следукнций полупериод работы преобразователя величина тока второго силового транзистора сможет также превысить величину тока первого транзистора в первом полупериоде толь- ко на аналогичную малую величину. Та-55 ким образом, будет осуществляться по-.степенное увеличение тока силовых тванзисторов усилителя 5 мощности до

НОМИНЛЛЬНО! (Зна ЧЕ6< i <1< чивается режим "<<ягкого" яану<:!<а <ц .Образователя.

Формула и з о б р е т е н и я

1. Стабилизированный преобразователь постоянного напряжения, содержащий генератор тактовых импульсов, вы— ходом подключенный к входу счетного триггера, прямой и инверсный выходы которого соединены с первыми входами двух схем И, выходы которых соединены с управляющими входами двухтактного усилителя мощности, включающего в себя датчик тока силовых транзисторов и выходной трансформатор, подключенный к выпрямителю с индуктивноемкостным фильтром, усилитель обратной связи, входом подключенньп! к выходу фильтра, а выходом — к входу широтно-импульсного модулятора, вы— ход которого соединен с вторыми входами обеих схем И, RS-триггер, первым входом подключенный к выходу генератора тактовых импульсов, а выходом— к третьим входам обеих схем И, пороговый элемент, входом подключенный к выходу датчика тока, о т л и ч а ю— щ и Й с я тем, что, с целью упрощения путем исключения датчика насыщения сердечника выходного трансформатора при одновременном симметрировании режима перемагничивания его сердечника, в него введены схема ИЛИ и узел симметрирования, включающий в себя два стробируем!1х компаратора, две схемы задержки и две схемы выборки-хранения, сигнальные входы которых соединены с выходом датчика тока силовых транзисторов, выход первой схемы выборки-хранения соединен с инвертирующим входом первого и неинвертирующим входом второго компараторов, выход второй схемы выборки-хранения

:соединен с инвертирующим входом второго и неинвертирующим входом первого компараторов, выходы компараторов соединены соответственно с первым и вторым входами схемы ИЛИ, третий вход которой соединен с выходом порогового элемента, а выход — с вторым входом RS-триггера, причем выход первой схемы И соединен с входом управления режимом работы первой схе<<ы выборки-хранения и через первую <хему задержки — с входом строб!!рс нн1<ия первого компаратора, а выход !

1610562

4ts 4

Составитель В.Хандогин.

Редактор А.Маковская Техред М.Дидык Корректор Т. Палий

Заказ 3743 Тираж 499 Подписное

ВНИИТ1И Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент™, r. Ужгород, ул. Гагарина, 101 схемы И соединен: входом управления режимом работы н горо 1 схемы выборкихранения и терез вторую схему задержки — с входом стробирования второго компаратора.

2. Преобразователь по п.1, о т л и ч а ю шийся тем, что схема выборки-хранения выполнена в виде последовательно соединенных двунаправленного ключа, запоминающего конденсатора и повторителя напряжения, причем управляющий вход двунаправленного ключа является входом управления режимом работы схемы.