Устройство для формирования адресов
Изобретение относится к вычислительной технике, в частности к устройствам, выполняющим адресацию операндов, представляющих собой матрицы. Целью изобретения является расширение области применения устройства за счет реализации формирования адресов подматриц. Цель достигается тем, что устройство содержит регистры 2, 7, сумматор 4, дешифратор 3, блок 9 памяти, элемент И 6, регистр 15, преобразователь 17 кодов и сумматор 19. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
1612299 А2
)s G 06 F 9/35, 12/00
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1425667 (21) 4630106/24-24 (22) 02,01.89 (46) 07,12.90. Бюл. ¹ 45 (75) А.Я.Стальной, В.А,Шуцко и А.В,Анищенко (53) 881,032 (088.8) (56) Авторское свидетельство СССР
¹ 1425667, кл. G 06 F 9/36, 1987. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ
АДРЕСОВ (57) Изобретение относится к вычислительной технике, в частности к устройствам, выполняющим адресацию операндов, представляющих собой матрицы. Целью иэобретения является расширение области применения устройства за счет реализации формирования адресов подматриц. Цельдостигается тем, что устройство содержит регистры 2, 7. сумматор 4, дешифратор 3, блок
9 памяти, элемент И 6, регистр 15, преобразователь 17 кодов и сумматор 19. 1 ил.
1612299
Изобретение относится к вычислительной технике, в частности к устройствам, выполняющим операцию поиска адресов элементов матрицы, и является усовершенствованием известного устройства по авт.св, N 1425667.
Целью изобретения является расширение области применения за счет реализации формирования адресов элементов подматриц в исходной матрице, На чертеже приведена функциональная схема устройства.
Устройство содержит шину 1 входных данных, первый регистр 2, первый дешифратор 3, первый сумматор 4, вход 5 тактовых импульсов, элемент И 6. второй регистр 7, первый вход 8 блока 9 памяти, выходы 10—
12 и второй вход 13 блока 9 памяти, выход
14 первого. сумматора, третий регистр 15 с выходом 16, преобразователь 17 кодов с выходом 18, второй сумматор I9 с выходом
20, Устройство работает следующим образом.
Исходное состояни= устанавливается .каждый раз после окончания цикла автоматически, В исходном состоянии регистры 2, 7 и 15 установлены в нулевое состояние, с выхода 12 блока 9 на втсрой вход элемента
И 6 поступает сигнал разрешения. На шину
1 входных данных поступает код команды, содержащий код гп — количество строк матрицы, код n — количествс элементов в строке, коды k, I — позиционный номер начала подматрицы относительно базового адреса
А, код р — количество строк подматрицы, код
q — количество элементов в строке подматрицы, код а — абсолютное смещение относительно базового адреса А., код Тр — признак транспонирования. Формально данный операнд описывается следующим выражением:
А (а) (m, п) (k,!) (р,q) Тр.
Дешифратор 3 принимает код команды и выдает разрешение на третий вход элемента И 6. По приходу тактового импульса на первый вход элемента И 6, вырабатывается сигнал записи в регистры 2 и 15, С выхода регистра 2 информации р, q и Тр поступает на второй вход 13 блока 9, на первый вход 8 которого поступает нулевая информация с выхода регистра 7. На выходе
11 блока 9 формируется первый адрес (Аоо) в позиционном номере элемента матрицы.
По тактовому. импульсу (A>o) записывается во второй регистр 7, С выхода второго регистра 7 (Аоо) поступает на первый вход 8 блока 9 и на второй вход первого сумматора
4, На первый вход сумматора 4 поступает позиционный номер начала подматрицы.
i=0,2
j=0,2, 00 01 02
{ Ац } = 10 11 12
20 21 22
55 На выходе 14 сумматора 4 появятся относительные позиционные номера адресов:
11 12 13
{Aij+k, l)=- 21 22 23
31 32 33
На выходе сумматора 4 формируется адрес
{Apo + К I) = {Ak, I) и поступает на первый вход преобразователя 17, на второй вход которого поступает код m, и. Преобразова5 тель 17 в зависимости от определенных значений позиционных номеров m, п и {А + К 1) на выходе выдает соответствующие значения (B„} на выходе. По приходу информации на оба входа на выходе 18 преобразователя
10 17 сформируется относительный адрес первого элемента (B<) подматрицы размерности (р, q} в матрице размерности {m, п}, который поступает на второй вход второго сумматора 19, на первый вход которого по15 ступает базовый адрес А и абсолютное смещение (а), На выходе 20 сумматора 19 формируется абсолк::тный адрес элемента (А (а) + B 25 1 шаг. {Ali), 2 шаг: {А > + К I) = (Ak+I,!+ф = (О, (P-1)), ) ={0,% — 1)); 3 шаг: (Ak + i, I + j) -+ (Вг} r = (О. ((Рхя) -1)} 30 4 шаг: (А (а) + Вг). После окончания формирования всех адресов подматрицы, количество адресов равно произведению Рхя. С первого выхода 10 блока 9 вырабатывается сигнал конца цикла, ус35 танавливающий регистры 2, 7 и 15 в нулевое состояние, а по следующему тактовому импульсу на входе 5 схема приходит в исходное состояние и на выходе 12 блока 9 формируется сигнал, разрешающий прием следующей 40 команды, Количество тактовых импульсов, необходимых для формирования адресов массива и приведения схемы в исходное состояние равно(Рхя)+2. Рассмотрим варианты поиска адресов 45 массива, 1. Матрица не транспонированная. А (а) =- 10; m = 5; и == 5; k, I = 11; р = 3; ц = 3; Тр =О, На выходе второго регистра 7 сформи50 рованы позиционные номера адресов 1612299 При m, л = 5 "образцы" матриц на входе и на выходе преобразователя 17 выглядят соответственно ОО О1102 ОЭ 04 1О Щ 12 13 114 I 20 21 22 231241 «{Âðt» ЭОI 31 32 33{ 34 40 41 42 43 44 I 1 2 3 4 5 6I 7 8 9110 t1 «12 1Э 14 I 15 t6 i 17 18 19 {20 21 22 23 24 25 {m, {10 Формула изобретения 00 10 20 ЭО 40 I 1 11 21 13! 41 02 12 22 {32 42 3 13 23 ЭЭ 43 04 14 24 34 44 1 6 11 16 21 2 7 12 17 22 Э 8 13 18 23 .! 4 9 l14 19 24! 5 t0 I t5 20 25 1 {m,n + Составитель Ю.Ланцов Редактор Н.Рогулич Техред M. Ìîðãåíòàë Корректор А.Обручар Заказ 3831 Тираж 575 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Видим, что полученным ранее значениям {А{1+ К 1} соответствует подматрица (р; р} матрицы (m, n}, начиная с позиционного номера К! = 11. На выходе преобразователя 17 получим следующие относительные адреса элементов подматрицы (p Ч} 7 8 9 (В,}= 12 13 14; г=0,8 17 18 19 На выходе 20 сумматора 19 сформиру ются абсолютные адреса элементов подматрицы {р, {э}: 17 18 19 {А (a)+Br}= 22 23 24 27 28 29 2. Матрицы транспонирования. A taJ = 10; m, n = 5; К 1= 22; р = 3; с{ = 3; тр =1. На выходе второго регистра 7 сформированы позиционные номера адресов транспонированной матрицы; 00 10 20 {А11 Р}= 01 11 21 ; i=0,2; f=0,2 02 12 22 На выходе 14 сумматора 4 появятся относительные позиционные номера адресов транспонированной матрицы: 22 32 42 {Ац Р+К1}= 23 33 43 24 34 44 При m = 5, л = 5, "образы" матрицы на входе и на выходе преобразователя 17 выглядят соответственно Видим, что полученным ранее значени.ем {AI р + k, 1} соответствует подматрица (р, qj матрицы (rn, n}, начиная с позиционного номера К I = 22. На выходе преобразователя 17 получают следующие относительные адреса элементов подматрицы (р, qj: 13 18 23 {Вг Р}= 14 19 24 15 20 25 На выходе 20 сумматора 19 сформированы абсолютные адреса элементов подматрицы (р, oj:. 23 28 33 15 (А (a)+B, Р}= 24 29 34 25 30 35 Поиск других адресов подматриц других размерностей (р, q} производится аналогично для произвольных значений 20 размерностей матриц (m, n}. Устройство для формирования адресов 25 поавт.св.N 1425667,отличающееcя тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения поиска адресов элементов подматриц исходной матрицы, введены тре30 тий регистр, преобразователь кодов и второй сумматор, причем выход первого сумматора соединен с первым входом преобразователя кодов, второй вход которого соединен с выходом третьего регистра, ин35 формационный вход которого соединен с шиной данных устройства, выход преобразователя кодов соединен с первым входом второго сумматора, второй вход которого соединен с шиной данных устройств, выход 40 второго сумматора является выходом устройства.
