Аналого-цифровой преобразователь

 

Изобретение относится к вычислительной технике и может быть использовано при построении автоматических систем управления. Изобретение позволяет расширить точность и надежность. Это достигается тем, что в устройство, содержащее аналоговый коммутатор 1, цифроаналоговый преобразователь 12, реверсивный счетчик 15, регистр 17, цифровой сумматор 14, регистр 13 последовательного приближения, введены аналоговые коммутаторы 2 - 6, компараторы 7 - 10, источник 11 опорного сигнала, реверсивный счетчик 16, элементы НЕ 18, 19, мультиплексоры 20 - 27, блок сравнения, счетчик 29, триггеры 30 - 33, элементы И 34 - 40, элемент ИЛИ 41. 1 ил.

(19) (1 I) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

<я)з Н 03 М 1/10

ГОСУДАРСТВЕ ННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4631266/24-24 (22) 03.01.89 (46) 15,12,90. Бюл. 1ч 46 (72) В,Е, Панкин и В.M. Шилков (53) 681.325 (088.8) (56) Патент США М 4356450, кл. Н 03 К 13/02, 1982. Патент США % 4590458, кл. Н 03 K 13/02, 1986.. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛ6 (57) Изобретение относится к вычислительной технике и может быть использовано при построении автоматических систем управления. Изобретение позволяет- расширить точность и надежность. Это достигается тем, что в устройство, содержащее аналоговый коммутатор 1, цифроаналоговый преобразователь 12, реверсивный счетчик 15, регистр 17, цифровой сумматор 14, регистр

13 последовательного приближения, введены аналоговые коммутаторы 2-6, компарпторы 7-10, источник 11 опорного сигнала, реверсивный счетчик 16, элементы НЕ 18, 19, мультиплексоры 20-27, блок 28 сравне- . ния, счетчик 29, триггеры 30-33, элементы И

34 — 40, элемент ИЛИ 41, 1 ил.

1614112

Изобретение относится к вычислительной технике и может быть использовано при построении автоматических систем управления, Цель изобретения — расширение диапазона преобразования, повышения точности и надежности.

На чертеже приведена функциональная схема.

Устройство содержит аналоговые коммутаторы 1 — 6, коммутаторы 7 — 10, источник 11 опорного сигнала, цифроаналоговый преобразователь (ЦАП) 12, регистр 13 последовательного приближения, цифровой сумматор

14, реверсивные счетчики 15, 16, регистр 17, :, элементы НЕ 18 и 19, мультиплексоры 20 — 27, блок 28 сравнения, счетчик 29, триггеры 3033, элементы И 34 — 40, элемент ИЛИ 41.

АЦП функционирует циклически. Каждый цикл работы начинается с того, что на втором (старшем) выходе регистра 13 устанавливается сигнал "1", на остальных выходах — сигнал "0". Счетчик 29 подсчитывает импульсы, поступающие с второго выхода регистра 13 и определяет в начале каждого цикла режим работы: преобразование сигнала или один из двух режимов коррекции.

В режиме преобразования сигнала сигналы на двух выходах счетчика 29 равны нулю.

Эти сигналы поступают на аналоговый коммутатор 1, кото ры и подкл ючает входной сигнал 42 на свой выход. Эти же сигналы поступают на мультиплексор 27, при этом на его выход поступает сигнал с второго выхода регистра 13. После инверсии в элементах 18 и 19, сигналы счетчика 29 передаются на элемент 38, разрешая изменение содержимого регистра 17, Сигналы "0" поступают на элементы 39 и 40, которые передают их затем на реверсивные счетчики 15 и 16, запрещая изменение их содержимого на время преобразования сигнала, и на элементы

34 — 37, запрещая переключение триггеров

30-33 и коммутацию аналоговых коммутаторов 3 — 6 и мультиплексоров 20 — 22, 24, т.е. запрещаются изменения информации о смещениях аналоговых элементов. В первом такте цикла аналого-цифрового преобразования на втором выходе регистра 13 фиксируется сигнал ",1", который через элемент 41 передается на ЦАП 12, сигнал с которого поступает на аналоговый коммутатор 2. Значение этого сигнала соответствует границе раздела между двумя поддиапазонами, в которых работают компараторы 7 (8) или 9 (10). Компаратор 8 дублирует работу компаратора 7, а компаратор 10 — компаратора 9, поэтому в каждом цикле работает по одному компаратору. Компараторы 9 и 10 работают от нулевого потенциала до границы раздела

55 компаратор 7 (или 8) вырабатывает сигнал превышения выходным сигналом ЦАП 12 входного аналогового сигнала, то на поСледующих шагах регистр 13 уставнавливает на втором выходе сигнал "0". Через мультиплексор 27 этот сигнал передается на третьи

50 (равной, например, половине диапазона входного сигнала) а компараторы 7 и 8 — от границы раздела до максимального значения (опорного сигнала). С второго выхода регистра 13 сигнал "1" через мультиплексор

27 поступает на аналоговый коммутатор 2 и мультиплексор 23, а сигналы с выходов коммутатора 1 и ЦАП 12 через коммутатор 2 поступают на коммутатор 3 и далее через него и коммутатор 5 на компараторы 7 и 8, Один из выходов этих компараторов через мультиплексоры 20 и 22 подключаются к мультиплексору 23, через который сигнал подается на вход регистра 13. Если компаратор 7 вырабатывает сигнал, устанавливающий, что входной сигнал больше или равен сигналу на выходе ЦАП, то регистр 13 на втором выходе сохраняет сигнал "1" на всех последующих шагах преобразования. При этом преобразование выполняется с применением компаратора 7 (или 8). В соответствии с принятым алгоритмом преобразования (например, последовательного приближения при использовании соответствующего регистра в составе регистра 13) на третьем и первом выходах регистра 13 устанавливаются цифровые коды, которые изменяются по сигналу обратной связи, поступающему с выхода используемого аналогового компаратора. К концу цикла преобразования на первом и третьем выходах регистра 13 находится код, соответствующий (с точностью до внесенной при преобразовании ошибкой) входному аналоговому сигналу. Найденный код поступает на второй и третий входы цифрового сумматора 14., Сигнал "1", сохранившийся на втором выходе регистра 13, по первому входу мультиплексора 25 подключает на его выход информацию с первого выхода реверсивного счетчика 16, в котором хранится код смещения аналогового компаратора 7 (или дублирующего его компаратора 8). Этим сигналом "1" с второго выхода регистра 13 цифровой сумматор 14 переводится в режим суммирования, на его выходе формируется сумма кодов, поступающих с выходов регистра 13 и реверсивного счетчика 16. По сигналу, появляющемуся на выходе завершения преобразования автомата 13 и через элемент И 38 поступающему на вход записи регистра 17, в него переписывается информация с выхода цифрового сумматора 14, которая передается на выход

46, Если на первом шаге преобразования

1614112 входы коммутатора 2 и мультиплексора 23.

Аналоговые сигналы с выходов коммутатора

1 и ЦАП 12 через коммутатор 2 поступают на входы коммутатора 4, и далее через коммутатор 6 на входы компаратора 9 или 10 (работающий из них определяется в режиме коррекции). Один из выходов работающего компаратора через мультиплексоры 21 и 24, состояния которых определяются в режиме коррекции, подключается к второму входу мультиплексора 23, который под управлением выходного сигнала мультиплексора 27 передает сигнал на вход данных регистра

13. Дальнейшие шаги преобразования проводятся с применением компаратора 9 (или

10), причем на втором шаге преобразования на третьем выходе регистра 13 вырабатывается сигнал "1", поступающий через элемент 41 на третий вход ЦАП 12, который, как и на первом шаге, формирует граничное значение аналогового сигнала, Повторение шага преобразования при таком значении аналогового сигнала необходимо потому, что изменился тракт прохождения аналогового сигнала, и возможно изменение результата первого шага. Сигнал "0", установившийся на втором выходе регистра. 13, через мультиплексор 25 подключает на четвертый вход сумматора 14 первые выходы реверсивного счетчика 15, в котором хранится информация о смещении компаратора 9 (или 10), полученная в соответствующем режиме коррекции.

Этим же сигналом сумматор 14 переводится в режим вычитания. К моменту появления сигнала на четвертом выходе реги тра 13 на выходе сумматора 14 формируется разность кодов, поступающих с выходов регистра 1.3 и реверсивного счетчика 15. По сигналу завершения преобразования, передаваемому из регистра 13 через элемент 38 на вход записи регистра 17, в него с выхода сумматора 14 записывается информация, которая поступает на выход. Если при очередном наращивании содержимого счетчика 29 на его втором выходе появился сигнал "1", то устройство переходит в первый режим коррекции (с использованием компараторов 9 и/или 10). Сигналы с выходов счетчика 29 поступают на четвертый и пятый входы аналогового коммутатора 1, через который ïåðвый вход коммутатора 2 подключается к шине 43 и первый и второй входы мультиплексора 27, выход которого включается в шину 45 логического нуля. Этот сигнал поступает на третий вход коммутатора 2 и мультиплексора 23, транслирующего на выход выходные сигналы мультиплексора 24;

Таким образом, в преобразовании участвует только канал, содержащий компараторы

9 и 10. Через элемент 19 сигнал с второго.

35

40 При поступлении на его вход синхрониза50

5

15 выхода счетчика 29 поступает на третий. вход элемента 38, запрещая запись в регистр 17 в течение данного цикла преобразования. Кроме того, сигнал "1" с второго выхода счетчика 29 передается на первый вход элемента 39, допуская таким образом изменения содержимого реверсивного счетчика 15 и через элементы 34 и 35 состояний триггеров 30 и 31 в течение цикла . коррекции, По сигналам с выходов счетчика:

29 первый выход реверсивного счетчика 15 через мультиплексор 26 подключается к третьему входу блока 28. Аналого-цифровое преобразование входного сигнала нулевого потенцила по шине 43 выполняется по тому же алгоритму, что и преобразование полезного сигнала, эа исключением применения только одного корректируемого компаратора (либо 9, либо 10). К концу цикла преобразования на первом и третьем выходах регистра 13 устанавливается код, соответствующий входному сигналу нулевого потенциала. Этот код поступает на первый и вторые входы блока 28, в котором сопоставляется с содержимым реверсивного счетчика 15, накапливающим код смещения работающего компаратора 9 (или 10). На одном из выходов блока 28 устанавливается сигнал "1". По сигналу, появляющемуся на четвертом выходе регистра 13, на выходе элемента 39 формируется "1", которая передается на вход синхронизации реверсивного счетчика 15 и первые входы элементов 34 и 35. Если сигнал "1" был сформирован на первом выходе блока 28, то результат аналого-цифрового преобразования превышает значение, хранящееся в реверсивном счетчике 15, Этот сигнал поступает на вход

"Прямой счет" реверсивного счетчика 15, ции перепада сигнала "0" и "1" содержимое увеличивается на единицу, приближая код смещения к результату преобразования сиг-. нала и нулевого потенциала. Сигнал "1" передается также на второй вход элемента И

34. Если при этом на третьи входы того же элемента с первых выходов реверсивного счетчика 15 поступает код, содержащий только "1", т.е. возможности наращивания содержимого счетчика 15 исчерпаны, то возможности коррекции работающего в данном цикле компаратора также исчерпаны.

На выходе элемента И 34 формируется сигнал "1", переводящий выход триггера 30 в противоположное состояние (из "0" в "1" или из "1" в "0"). Выходной сигнал триггера

30 управляет аналоговым коммутатором 6 и мультиплексором 21 таким образом, что вместо работающего в данном цикле компаратора включается дублирующий (вместо 91614112

10 или вместо 10-9). Коммутатор 6 подключает выходы коммутатора 4 к входам дублирующего компаратора, а мультиплексор 21 включает выходы дублирующего компаратора на входы мультиплексора 24. Дальнейшие циклы преобразования выполняются с дублирующим компаратором, Содержимое реверсивного счетчика 15 отслеживает смещение тракта, включающего именно этот компаратор. Если сигнал "1" сформировался на третьем выходе блока 28, то результат преобразования меньше значения, которое находится в реверсивном счетчике 15.

Сформированный сигнал передается на вход "Обратный счет" реверсивного счетчика 15, содержимое которого уменьшается с приходом фронта импульса на вход синхронизации. При появлении сигнала "1" на втором выходе блока 28 содержимое реверсивного счетчика 15 не изменяется, но этот сигнал поступает на второй вход элемента 35. Если на его третьи входы с вторых инверсных выходов счетчика 15 поступает код; содержащий только "1" (т.е, содержимое счетчика 15 нулевое), то на выходе элемента 35 формируется сигнал "1", переводящий выход триггера 31 в противоположное состояние, Выходной сигнал триггера 31 управляет аналоговым коммутатором 4 и мультиплексором 24 следующим образом; при одном значении выходного сигнала (например, "0"), коммутатор 4 соединяет первый вход с первым выходом, а второй вход — с вторым выходом, мультиплексор 24 передает на выход сигнал с первого входа, т е. с прямого выхода, используемого аналогового компаратора; при другом значении выходного сигнала (коммутатор 4 обьединяет входы-выходы перекрестно (первый —.второй и второй-первый), а мультиплексор 24 коммутирует на выход сигнал с второго входа, т.е. с инверсного выхода компаратора. Использование как прямого, так и перекрестного включения входов компараторов обеспечивает нормальную работу устройства на краях диапазона входной аналоговой величины независимо от знака смещения компаратора, Если при очередном наращивании содержимого счетчика 29 сигнал "1" появляется на первом выходе, то устройство переходит во второй режим коррекции(с использованием компараторов 7 in/èëè 8). С выходов счетчика 29 сигналы передаются на четвертый входы аналогового коммутатора 1, через который первый вход коммутатора 2 включается на выход источника опорного сигнала 11, и на первый и второй входы мультиплексора 27, выход которого включается на сигнал "1". Этим сигналом аналого20

40,сивного счетчика 16, содержимое которого

5

35 вые выходы коммутатора 2 подключаются к входам коммутатора 3, а мультиплексор 23 транслирует на выход выходные сигналы мультиплексора 22, Таким образом, во втором режиме коррекции работает только канал, содержащий компараторы 7 и 8. Как и в первом режиме коррекции, запрещается запись в регистр 17, Сигнал с первого выхода счетчика 29 поступает на первый вход элемента 40, допуская изменения содержимого реверсивного счетчика 16 и через элементы 36 и 37 состояний триггеров 32 и 33, Через мультиплексор 26 к третьим входам блока 28 подключаются первые выходы реверсивного счетчика 16, в котором хранится код смещения компаратора 7 (или 8). К концу цикла преобразования на первом и третьем выходах регистра 13 устанавливается код, соответствующий опорному сигналу с выхода источника 11. Полученный код в блоке 28 сопоставляется с инверсным содержимым реверсивного счетчика 16. По сигналу, появившемуся на четвертом выходе регистра

13, на выходе элемента И 40 формируется сигнал "1", поступающий на вход синхронизации счетчика 16 и первые входы элемен- тов 36 и 37, Если сигнал "1" появился на первом выходе блока 28, то результат преобразования превышает инверсное значение кода, хранящегося в счетчике 16. Этот сигнал передается на вход "Обратный счет" реверсивного счетчика 16. При поступлении на его вход синхронизации фронта импульса с выхода элемента 40 содержимое уменьшается на единицу, приближая инверсный код смещения к результату преобразования опорного сигнала. В случае, когда сигнал "1" сформировался на третьем выходе блока 28, он поступает на вход "Прямой счет" реверувеличивается с приходом фронта импульса на вход синхронизации. Этот сигнал передается также на второй вход элемента 37.

Если на его третьи входы со вторых выходов реверсивного счетчика 16 поступает код, содержащий только "1", то возможности коррекции работающего компаратора исчерпаны. Аналогично первому режиму коррекции сигналом с выхода элемента 37 триггер 33 переводится в противоположное состояние и с помощью аналогового коммутатора 5 и мультиплексора 20 работающий компаратор 7 (8) замещается дублирующим

8 (7), Если на втором выходе блока 28 появился сигнал, то при нулевом содержимом счетчике 16 через элемент 36 триггер 32 переводится в и ротивоположное состояние.

Аналогично первому режиму коррекции с помощью аналогового коммутатора 3 и мультиплексора 22 прямое включение вхо1614112

Формула изобретения

Аналого-цифровой преобразователь, содержащий первый аналоговый коммутатор, первый вход которого является входной шиной, второй вход — шиной нулевого потенциала, цифроаналоговый преобразователь, первый реверсивный счетчик, регистр, цифровой сумматор, регистр последовательного приближения, о т л и ч а ю щ и йс я тем, что, с цел ю расширения диапазона преобразования, повышения точности, надежности, в него введены с второго по шестой аналоговые. коммутаторы, четыре компэратора, второй реверсивный счетчик, восемь мультиплексоров, блок сравнения, счетчик, четыре триггера, семь элементов И элемент ИЛИ, два элемента НЕ, источник опорного сигнала, выход которого соединен с первым входом цифроаналогового преоб- разователя и третьим входом первого аналогового коммутатора, вторые входы

55 дов работающего компаратора 7 (8) заменяется на перекрестное либо выполняется обратное переключение. Использование реверсивных счетчиков 15 и 16 для накопления и хранения кодов смещения (а не, на- 5 пример, регистров) позволяет избежать

6 резкого возрастания погрешности преобразования при возможных одиночных сбоях, возникающих в режимах коррекции. После завершения режима коррекции устройство 10 возвращается к преобразованию входного полезного сигнала.

Таким образом, предложенное устройство позволяет расширить диапазон входной аналоговой величины, снизить 15 погрешность преобразования и повысить надежность путем использования двух аналоговых компараторов в различных поддиапазонах изменения входной аналоговой величины, проведения коррекции при мини- 20 мальном и максимальном значениях аналогового сигнала, прямого и перекрестного включения входов компараторов, замены работающего компаратора на дублирующий, если возможности коррекции исчерпа- 25 ны, В устройстве повышена надежность, связанная с появлением деградационных отказов аналоговых элементов, например, оно может сохранять работоспособность при изменениях смещений аналоговых ком- 30 параторов до половины диапазона входной аналоговой величины. Если в устройстве возможны большие смещения характеристик других элементов, например ЦАП, то целесообразно испольэовать аналоговые компараторы с несимметричными входными каскадами, смещения которых заведомо превосходят возможные смещения ЦАП. цифроаналогового преобразователя под- . ключены к первым выходам регистра последовательного приближения, выход пеового аналогового коммутатора соединен с первым входом второго аналогового коммутатора, к второму входу которого подключен выход цифроаналогового преобразователя, первый и второй выходы второго аналогового коммутатора соединены соответственно с первым и вторым входами третьего аналогового коммутатора, третий и четвертый выходы второго аналогового коммутатора — с первым и вторым входами четвертого аналогового коммутатора, первый и второй выходы третьего и четвертого аналоговых коммутаторов — с первым и вторым входами пятого и шестого аналоговых коммутаторов, первый и второй выходы пятого аналогового коммутатора соединены соответственно с первым и вторым входами первого компэратора, а третий и четвертый выходы — c первым и вторым входами второго компаратора, первый и второй выходы шестого аналогового коммутатора соединены соответственно с первым и вторым входами третьего компараторэ, третий и четвертый выходы — с первым и вторым входами четвертого компараторэ, прямой и инверсный выходы первого и второго компараторов соединены соответственно с первым и вторым, третьим и четвертым входами первого мультиплексора, прямой и инверсный выходы третьего и четвертого компараторов — с первым и вторым, третьим и четвертым входами второго му льтиплексора, первый и второй выг ходы первого и второго мультиплексоров соединены соответственно с первым и вторым входами соответственно третьего и четвертого мультиплексоров, выходы третьего и четвертого мультиплексоров — с первым и вторым входами пятого мультиплексора, выход которого соединен с входом регистра последовательного приближения, третий вход пятого мультиплексора объединен с третьим входом второго аналогового коммутатора и соединен с выходом шестого мультиплексора, первый вход которого обьединен с первым входом седьмого мультиплексора, четвертым входом первого аналогового коммутатора, входом первого элемента НЕ, первым входом первого элемента И и соединен спервым выходом счетчика,,второй выход которого соединен с первым входом второго элемента И, вторыми входами шестого и седьмого мультиплексоров, пятым входом первого аналогового коммутатора, входом второго элемента НЕ, третий и четвергый входы шестого мультиплексора являются соответственно шинами логических единицы и нуля, пятый вход шестого муль161 4112

Составитель А,Титов

Редактор Л,Пчолинская Техред M,Moðãåíòàë Корректор Э.Лончакова

Заказ 3898 Тираж 666 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 типлексора объединен с первыми входами элемента ИЛИ, восьмого мультиплексора и цифрового сумматора, входом счетчика и соединен с вторым выходом регистра последовательного приближения, третий выход которого соединен с первым входом блока сравнения, вторыми входами элемента ИЛИ и цифрового сумматора, первые выходы соединены соответственно с вторыми входами блока сравнения, третьими входами цифрового сумматора, четвертый выход соединен с первым входом третьего элемента

И и вторыми входами первого и второго элементов И, выход первого элемента И вЂ” с входом синхронизации первого реверсивного счетчика, первыми входами четвертого и пятого элементов И, выход второго элемента И соединен с входом синхронизации второго реверсивного счетчика, первыми входами шестого и седьмого элементов И, первый выход блока сравнения соединен с входом обратного счета первого реверсивного счетчика, входом прямого счета второго реверсивного счетчика и вторым входом шестого элемента И, второй выход блока сравнения соединен с вторыми входами четвертого и седьмого элементов И, третий выход — с входами прямого счета первого реверсивного счетчика и обратного счета второго реверсивного счетчика и BTopblM входом пятого элемента И, третьи входы блока сравнения соединены с соответствующими выходами седьмого мультиплексора, третьи входы которого объединены с соответствующими третьими входами четвертого элемента И и соединены с соответствующими первыми выходами первого реверсивного счетчика, четвертые входы объединены с соответствующими третьими входами шестого элемента И, вторыми входами восьмого мультиплексЬра и сое5 динены с первыми выходами второго реверсивного счетчиКа, вторые выходы которого соединены с соответствующими третьими входами седьмого элемента И, выход которого соединен с входом первого

10 триггера, выход которого соединен с третьими входами четвертого аналогового коммутатора и четвертого мультиплексора, выход шестого элемента И через второй триггер соединен с третьими входами шестого аналого15 вого коммутатора и пятым входом второго мультиплексора, выход четвертого элемента

И через третий триггер соединен с третьими входами третьего аналогового коммутатора и третьего мультиплексора, выход пятого эле20 мента И через четвертый триггер соединен с третьим входом пятого аналогового коммутатора и пятым входом первого мультиплексора, вторые выходы первого реверсивного счетчика соединены соответственно с третьи25 ми входами пятого элемента И и восьмого мультиплексора, выходы которого соединены с соответствующими — четвертыми входами цифрового сумматора, выходы которого соединены с соответствующими информацион30 ными входами регистра, вход записи которого соединен с выходом третьего элемента И, а выходы — являются выходной шиной, второй и третий входы третьего элемента

И соединены соответственно с выходами пер35 вого и второго элементов НЕ, третий вход цифроаналогового преобразователя соединен с выходом элемента ИЛИ.