Матричный умножитель
Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных арифметических узлах. Цель изобретения - повышение достоверности вычислений матричного умножителя. Умножитель содержит матрицу 1 элементов И и матрицу 2 одноразрядных сумматоров. Умножитель содержит К+1 избыточный столбец и позволяет исключить из работы область неисправных узлов умножителя, ограниченную К столбцами матрицы. Множимое и множитель подаются на входы 4,5 матричного умножителя, округленный результат снимается с выходов групп 6,7 матричного умножителя. При обнаружении неисправной области матрицы она включается в нерабочую зону, изменяется подключение разрядов множимого к разрядам входа 4 умножителя, а на разряды входа 3 отключения столбца умножителя соответствующие столбцам нерабочей зоны, подается нулевой сигнал. 4 ил.
А1
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК (19) (111 (g1)g С 06 F 7/52, 11/00
1 >a/ 4
Л
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А BTOPCKOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
Il0 ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ
ПРИ ГКНТ СССР (21) 4400235/24-24 (22) 29.03.88 (46) 23 ° 12.90. Бюл. У 47 (71) Харьковский политехнический институт им, В.И.Ленина (72) В,В,Шатилло, С.Н.Прохоров и Л.С,Явиц (53) 681.3 (088.8 ) (56) Авторское свидетельство СССР
У 817700, кл. G 06 Р 7/52, 1979.
Папернов А.А, Логические основы цифровой вычислительной техники. — M.:
Советское радио, 1972, с. 218-219, рис. 9. (54) МАТРИЧНЫЙ УМНОЖИТЕЛЬ .(57) Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных арифметических узлах. Цель изобретения - повьппение достовернос-!
2 ти вычислений матричного умножителя.
Умножитель содержит матрицу I элементов И и матрицу 2 одноразрядных сумматоров. Умножитель содержит k+I избыточный столбец и позволяет исключить из работы область неисправных узлов умножителя, ограниченную k столбцами матрицы. Множимое и множи тель подаются на входы 4, 5 матричного умножителя, округленный результат снимается с выходов групп 6, 7 матричного умножителя. При обнаружении неисправной области матрицы она включается в нерабочую зону, изменяется подключение разрядов множимого к разрядам входа 4 умножителя, а на разряды входа 3 отключения столбца умножителя, соответствующие столбцы нерабочей зоны, подается нулевой сигнал, 4 ил °
1615704
Изобретение относится к вычислительной технике и может быть исполь-! зовано в универсальных и специализированных арифметических узлах.
Целью изобретения является повышение достоверности вычислений матричного умножителя.
На фиг. 1 приведена функциональная схема матричного умножителя; на фиг. 2 — функциональная схема одноразрядного сумматора матричного умножителя; на фиг. 3 и 4 — положение рабочей и нерабочей зон матричного умножителя при отсутствии и наличии 15 неисправности соответственно.
Матричный умножитель содержит матрицу 1 элементов И, матрицу 2 одноразовых сумматоров, вход 3 отключения столбцов матричного умножителя, 20 входы 4 и 5 множимого и множителя матричного умножителя соответственно, вторую и первую группы 6 и 7 выходов результата матричного умножителя.
Одноразовый сумматор матрицы 2 25
1 (фиг. 2) содержит группу элементов
НЕ 8, группу элементов И 9, группу элементов. ИЛИ 10, третий и первый информационные входы 11 и 12 одноразрядного сумматора матрицы 2, вход 13 30 блокировки результата одноразрядного сумматора матрицы 2, второй информационный вход 14 одноразрядного сумматора матрицы 2, выходы 15 и 16 суммы и переноса одноразрядного сумматора матрицы 2.
Матричный умножитель позволяет получить правильный результат вычислений при наличии в матричном умножителе области неисправных ячеек, ограни- 40 ченной k столбцами матричного умножителя. Это достигается эа счет введения аппаратной избыточности в виде (k+1) столбцов матричного умножителя и за счет замыкания матричного умножи 45 теля "в кольцо". Область матричного умножителя, ограниченную столбцами, в которой происходят вычисления, называют рабочей зоной матричного умножителя, оставшуюся избыточную часть, ограниченную (k+1) столбцами, — нерабочей зоной матричного умножителя.
Матричный умножитель работает следующим образом, Работу матричного умножителя рассмотрим при отсутствии в ней неисправных узлов и при исправных входах 4 и
5 множимого и множителя.
Положение рабочей и нерабочей зон произвольное, т. е. рабочая зона ограничивается столбцами либо с первого по п-й, либо с второго по (n+l)-й, либо с (k+1)-го по (n+k+l)-й, либо с (k+1)-го по первый и т.д.
Пусть рабочая зона ограничена столбцами с первого по п-й (фиг. 3).
В исходном состоянии разряды с (и+1)го по (n+k+1)-й входа 3 отключения столбца матричного умножителя подключаются к шине нулевого потенциала, разряды с первого по и-й входа 3 подключены к шине единичного потенциала.
Подача нулевого сигнала на соответствующий разряд вхЬда 3 приводит к тому, что на выходах переноса и суммы одноразрядных сумматоров матрицы 2 этого столбца будут нулевые сигналы независимо от того, какие сигналы поступают на их информационные входы.
Таким образом, исключается влияние нерабочей зоны на рабочую. На входы 4 и 5 подаются множимое и мно-. житель. Через некоторое время, определяемое переходными процессами, на выходах результата групп 6 и 7 появляется результат умножения. Результат получается округленным, так как (ш-1 ) младших разрядов, результата.отбрасываются (m †. разрядность множителя), При наличии неисправных узлов матричный умножитель работает следующим образом, Будем полагать, что область неисправных узлов определена, например, путем тестирования. Нерабочая зона, ограниченная (k+1) столбцами, совмещается с локализованной областью неисправных узлов, ограниченной k столбцами, таким образом, чтобы крайний справа столбец нерабочей зоны не содержал неисправных узлов. Работа матричного умножителя в данном случае отличается от рассмотренного случая положением рабочей и нерабочей зон и разрядами входа 3 множимого, на которые подается множимое, и выходами групп 6 и 7, с которых снимается результат (фиг. 4).
Формула изобретения
Матричный умножитель, содержащий матрицу элементов И размерностью n m (n — разрядность множимого, ш — разрядность множителя) и матрицу одно5 16 разрядных сумматоров размерностью пкш, причем первые входы элементов И
f.
i-ro столбца матрицы (1 п) подключены к i-му разряду входа множимого матричного умножителя, вторые входы элементов И )-й строки матрицы подключены к j-му разряду входа множителя матричного умножителя (16п<ш), выход каждого. i-го элемента И J-й строки матрицы соединен с первым информационным входом i-ro одноразрядного сумматора 1-й строки, матрицы, второй и третий информационные входы одноразрядных сумматоров первой строки матрицы подключены к шине нулевого потенциала матричного умножителя, выход переноса каждого i-го одноразрядного сумматора р-й строки матрицы соединен с вторым информационным входом
i-ro одноразрядного сумматора (р+1)-й строки матрицы (1(р(ш-1), выход суммы каждого s-ro одноразрядного сумматора р-й строки матрицы соединен с третьим информационным входом s-1го одноразрядного сумматора (р+1 ) -й строки матрицы (2 k+1 элементов И в каждую строку матрицы элементов И и по k+1 одноразрядному сумматору в каждую строку матрицы одноразрядных сумматоров (k — максимальное количество неисправных столбцов в матрице), причем первые входы элементов И С-го столбца матрицы подключены к t-му разряду входа 15704 6 множимого матричного умножителя (ll+ +1ctcn+k+ 1 w ), вторые входы каждогоt-ro элемента И j-й строки матрицы подключены к ) — му разряду входа множителя матричного умножителя, выход каждого t-ro элемента И 1-й строки матрицы соединен с первым информационным входом t-ro одноразрядного сумматора J-й строки матрицы, второй и третий информационные входы каждого. t-ro одноразрядного сумматора первой строки матрицы соединены с шиной нулевого потенциала матричного умно15 жителя, выход переноса каждого t-ro одноразрядного сумматора р-й строки матрицы соединен с вторым информационным входом t-го одноразрядного сумматора (p+1)-й строки матрицы, вы20 ход суммы каждого t-го одноразрядного сумматора р-й строки матрицы соединен с третьим информационным входом (t-1)-ro одноразрядного сумматора (Р+1)-й строки матрицы, выход суммы 25 каждого первого одноразрядного сумматора р-й строки матрицы соединен с третьим информационным входом последнего одноразрядного сумматора (р+1)-й строки матрицы, выходы nepegp носа и выходы суммы одноразрядных сумматоров последней строки матрицы образуют первую и вторую группы выходов результата матричного умножителя, входы блокировки результата всех одноразряд- 35 ных сумматоров каждого столбца матрицы подключены к соответствующему разряду входа отключения столбца матричного умножителя. 1615704 множимое неРаьочбЯ 30на . Е)...и В,7Пл...и / Ф ° ЕФ ° уу / б ..,г J (аее / ° l ° Ф Э ° Ф yO ° ° Ф ° ° ° ° ° ° å / ° ° e 4 . / разуло mcrm Фиг.3 Миоин Ргяули аю Фиг. Ф Составитель В, Гречнев Техред М.Ходанич Корректор А. Об руч ар Редактор О.Юрковецкая Зак аэ 3987 Тираж 568 Подписное ВНИИПИ Государственного комитета по иэобретениям и открьггиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5 Прпизводственно-иэдательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101
