Устройство для управления инвертором

 

Изобретение относится к преобразовательной технике и может быть использовано для управления ключевыми элементами инвертора с синусоидально-модулированным выходным напряжением. Цель изобретения - упрощение устройства. Устройство состоит из делителя частоты счетчика, блока формирования паузы между импульсами заполнения, который содержит дешифратор, мультиплексор, формирователь реверсивного кода и RS-триггер и блока формирования паузы между импульсами заполнения, содержащего второй мультиплексор, адресные входы которого соединены с входными шинами управления. 3 ил., 4 табл.

СОЮЗ СОВЕТСКИХ

СОЦИ АЛ Vi СТИЧ Е С К ИХ

РЕСПУБЛИК (я)з Н 02 М 7/48

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ Vi ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4313865/24-07 (22) 08.10.87 (46) 30 12.90. Бюл. ¹ 48 (72) Г.П,Иванова и В,В.Иьанов (53) 621,314.27(088.8) (56) Авторское свидетельство СССР

¹ 542323, кл. Н 02 М 7/48, 1974. (54) УСЧ РОЙСТВО ДЛЯ УПРАВЛЕНИЯ ИНi3EPTOPOM

;57) Изобретение относится к преобразовательной технике и может быть использовано для управления ключевыми элементами инИзобретение относится к преобразовательной технике и может быть использовано для управлени ключевыми элементами инвертора с синусоидально модулированным яыходным напряжением.

Цель изобретения — упрощение схемы устройства.

На фиг. 1 приведена принципиальная схема устройства: на фиг., 2 и 3 — временные диаграммы его работы.

Устройство (фиг. 1) содержит делитель 1 частсты на триггерах 2 — 11, при этом восемь младших разрядов на триггерах 2 — 9 представляют последовательный счетчиК, два старших разряда на триггерах 10 и 11 включены по схеме регистра с перекрестными связями, вход 12 делителя 1 предназначен для подачи тактового сигнала, четырехразрядный счетчик 13 на триггерах 14 — 17, RSтриггео 18, усилители 19-22, выходы которых являются выходами устройства, дешифратор 23, два мультиплексора 24 и 25, два формирователя 26 и 27 кодов, элемент

НЕ 28, элемент И вЂ” НЕ 29 и элемент И 30, Входы дешифратора 23 соединены с выхо Ы 1617584 А1 вертора с синусоидально модулированным выходным напряжением. Цель изобретения— упрощение устройства, Устройство состоит из делителя частоты, счетчика, блока формирования паузы между импульсами заполнения, который содержит дешифратор, мультиплексор. формирователь реверсивного кода и RS-триггер, и блока формирования паузы между импульсами заполнения, содержащего второй мультиплексор, адресныевходы которогосоединеныс входными шинами управления. 3 ил., 4 табл. дами триггеров счетчика 13, нулевой выход дешифратора 23 соединен с R-входом триггера 18, второй, шестой, десятый и одиннадцатый выходы дешифратора 23 соединены с инфомационными входами первого мультиплексора 24, входы первого формирователя

26 на элементах И-ИЛИ-НЕ 31 и 32 соединены с выходами 0л, 0т и 0я шестого, седьмого и восьмого делителя 1, этот формирователь кодо ф и:

Выходы первого формирователя 26 соединены с управляющими входами первого мультиплексора 24, выход которого соединен с S-входом триггера 18, Q-выход триггера 18 и выход старшего разряда 09, соединен с входами второго формирователя

27 на элементах 33 и 34 типа И-ИЛИ-И, реализующего функции;

Аз=0 09V09; А4= Q 09V09, выходы второго формирователя 27 соединены с входами усилителей 19 — 22, входы счетчика 13 и элемента НЕ 28 соединены с входом делителя 1, инверсные выходы пяти

161 15Н4 младших разрядов делителя 1 и выход элемента НЕ 28 через элемент И-НЕ 29 соединены с первым входом элемента И 30. второй вход которого соединен с выходом второго мультиплексора 25, выход элемента

И 30 соединен с R-входом счетчика 13, восемь информационных входов второго мультиплексора 25 подключены по порядку к соответствующим выходам дешифратора

23, начиная с восьмого, а управляющие входы второго мультиплексора 25 предназначены для подачи кода управления по входам

35 — 37. Сигналы управления с выхода усилителей 19-22 поступают на входы управления мостового интертора на транзисторах

38-41, выход инвертора соединен с нагрузкой 42.

Работа дешифратора в зависимости от потенциалов напряжений, поступающих на его входы, поясняется данными, представленными в табл. 1, где X — сигналы на входах дешифратора, У вЂ” сигналы на его выходах.

Работа мультиплексора заключается в том, что в зависимости от потенциалов напряжений по его адресным входам на выход мультиплексора подключается один из сигналов, поступающих на его управляющие входы, согласно табл, 2.

По окончании 1-го, ЗЗ-ro (и последующих импульсов, следующих через 32 импульса тактовой частоты) по выходам 01-Qs делителя 1 потенциалы равны "1". В промежутки между 1-м и 2-м, 33-м и 34-м импульсами тактовой частоты потенциал на выходе элемента НЕ 28 (фиг, 2а) также равен "1", В эти промежутки времени на выходе элемента И-НЕ 29 формируется нулевой потенциал, а на выходе элемента И 30 — потенциал, равный "0", который поступает на Я-входы три теров 14 — 17 счетчика 13 и устанавливает их в нулевое состояние. Таким образом, триггеры 2 — 6 делителя 1 и триггеры 14 — 17 счетчика 13 с помощью импульса синхронизации, формируемого элементом И вЂ” НЕ 29, сбрасываются в нулевое состояние.

На входы элементов И-ИЛИ-НЕ 31 и 32 поступают сигналы с выходов триггеров 79. На их выходах формируются потенциалы, соответствующие функциям А1 и А2.

Анализируя данные табл. 3, можно заметить, что в интервалах 0 — 90, 180-270 на выходах элементов И-ИЛИ-КЕ 31 и 32 формируются сигналы в прямом коде, в интервалах 90-180О, 270-360 .формируются сигналы в обратном коде. Эти сигналы поступают на адресные входы мультиплексора

24 и остаются неизменными в течение угла

22,5О, за который на вход устройства поступило 32 импульса тактовой частоты.

В зависимости от внешнего кода. пос < упающего по входам 35 37, и схемы соединения выходов дешифратора 23 < мультиплексора 25, сброс управляюшего счетчика 13 в исходн "е со<.тояние можа происходить с периодом длительность.с, Р19 периодов импульсов тактовой частоты

Для определенности проведем анализ работыы устройства при коэффициенте дет<;<ия счетчика 13,.равном 12. Дл р каждо< о у-<астка синусоидально модулированного нагря хе ния в пределах 0-90" рассчитаем число пе риодов тактовой ча готы, B Te÷e<<èe длительности которых триггер 18 находится в состоянии "0". Расчет п рс изведем из уело вия, чтобы на каждом участке аппрокси лэции среднее значение синусоид.. и длительность импул ьсов высокочастотного заполнения были пропорциональны друг другу с меньшей погрешностью. Результаты расчета приведены в табл. 4.

Пусть по вход.-м 35 — 37 поступаю. потенциалы А1---0, А2=0, АЗ=1, Согласно табл.

2 на выход мультиплексора 25 г

С приходом первого тактово<.о импульса

f12 триггеры 2 - <О устанавливаются ь со ;;о яние О <-Qg=0. Б промежутке между 1-м и

2-м импульсамь (фиг, 2э) < а як<ходе элегле: та И+1Е 29 появляется нулевой поте«ц<.г <. который формирует потенциал 0до = 0 и устанавливает триггеры управляемого с <етчика 13 в состояние О1л — 017==0. Эти потенциалы поступают на вход де<шифратора 23. Согласно табл. 1 на выходе У1 дешифратора 23 формируется потенци n У1=0 который поступает на R-вход триггера 18 и перебрасывает его в состояние О а=О. Согласно табл. 3 на выходах элементов ИИЛИ-НЕ 31 и 32 потенциалы равнь "0", на выходах мультиплексора 24 ".1=-0, А2=-0, при этом на выход мультиплексора 24 поступает сигнал с его входа Х1, соединенного с выходом У2 дешифратора 23.

С приходом 3-ro (фиг. 2б, табл. 1) такто во. о . мпульса на выходе У2 дешифратора

2 .< формируется потенциал, равный "0", а выходе мультиплексора 24 — потенциал "0", который поступает íà S-ьход триггера <8 и устанавливает его в состояние Ощ=1. С приходом 13-го тактового импульса на .ыходе

У < ° "eшифратора 23 формируется потенциап, равный "0" (табл, 1), При подаче <а адрес<<ые входы потенциалов А1=0, А2=0, АЗ=-1 к г<ь<ходу мультиплексора 25 подключается вход Х5, соединенный с выходом У12 де1617584 шифратора 23 Поэтому при Y12=0 на выходе мультиплексора 25 формируется "О", который поступает на выход элемента И 30 и ог;рокидывает триггеры 14-17 управляемого счетчика 13 в состояние 014-Q;7=-0.

Таким образом, с приходом 13-го импульса управлямый счетчик возвращается в исходное состояние. При 014-01---0 на выходе У1 дешифратора формируется сигнал

Y1=0, который опрокидывает триггер 18 в положение Q1а=О.

С приходовал 15-го тэкговсго импульса счетчик 13 переходит в 3-е состояние, при этом на выходе У2 появляется нулевой потенциал, который формирует импульс S18=0 и опрокидывает триггер 18 в сосгояние

01в=1.

С приходом 25-го тактового импульса счетчик 13 переходит в 13-е состояние, при этом на выходе У12 деши1рэ гора 23 формируется потенциал, равныи "О", Ча выходе мультиплексора 25 появляется потенциал, равный "О", который формирует сигнал

0зо=О и опрокидывает триггеры 14-17 счетчика 13 в состояние 014 — 017=0, Таким образом, с приходом 25-го импульса счетчик переходит в первое состояние, С приходом 27-го тактового импульса четчик 13 переходит в 3-е состояние, при этом на выходе У2 дешифрэтора 23 появляется нулевой потенциал, который формирует нулевой сигнал на выходе мультиплексора 24 и опрокидывает триггер

18 в состояние 01з=!.

В интервале между 33-м и 34-м тактовыми импульсами на выходе элемента И-НЕ 29 появляется потенциал "О", KGTopblvl формирует сигнал Ьзо=О и опрокидывает триггеры

14 — 17 управляемого счетчика 13 в исходное состояние Q l4 G17=0

Согласно табл. 2 и 3 при действии 33-го

-64-го тактовых импульсов Оз1 = 1, Uzz = О, на выход мультиплексора 24 поступает сигнал с входа Х2, соединенного с выходом Уб дешифратора 23.

С приходом 39-го импульса тактовой частсты управляемый счетчик 13 устанавливается в 7-е состояние, при этом на выходе Уб дешифрэтора 23 появляется нулевой потенциал, который формирует нулевой сигнал на выходе мультиплексора 24 и опрокидывает триггер 18 в состояние 018=1, С приходом 45-го тактового импульса счетчик 13 переходит в 13-е состояние, при этом на выходе У12 дешифратора 23 формируется потенциал, равный "О". На выходе мультиплексора 25 формируется потенциал

"О", на выходе элемента И 30 потенциал также становится равным "О". Триггеры 14—

17 управляемого счет ика 13 опрокидыва5

ЗО

55 ются в состояние 014-017=-0, Открывается выход У1 дешифратора 23, а триггер 18 опрокидывается в состояние 01в=О, С приходом 51-ro импульса счетчик 13 переходит в 7-е состояние, при этом на выходе Убдешифратора формируется нулевой потенциал, который проходит через глультиплексор 24 и оп„ окидывает триггер 18 в состояние 01я=1, С приходом 57-го тактового импульса счетчик 13 переходит в 13-е состояние, при этом на выходе У12 дешифратора 23 формируется потенциал, равный "О", На выходе мультиплексора 25 появляется потенциал, равный "О", который формирует потенциал на выходе элемента И 30, равный "О", и опрокидывает триггеры 14 — 17 управляемого счетчика 13 в состояние 014017=0. На выходе У1 дешифратора 23 формируется потенциал, равный "О", который опрокидывает триггер 18 в состояние 01э=О.

В диапазоне углов 45 — 67,5 триггер 18 должен находиться в состоянии "0" 10 периодов тактовой частоты и в состоянии "1" 2 периода тактовой частоты (фиг, 2в).

Согласно табл. 2 на выход мультиплексора 24 поступает сигнал с входа Х3, соединенного с выходом У10 дешифратора 23, В промежуток между 65-м и 66-м импульсами на выходе элемента И-НЕ 29 формируется потенциал, равный "О", который устанавливает триггеры 14-17 управляемого счетчика 13 в состояние 014 — 017=0 (фиг.

2в, фиг, 3). На выходе У1 дешифратора 23 формируется потенциал, равный "О", который поступает на R-вход триггера 18 и перебрасывает его в состояние 01в=О, С приходом 75-го тактового импульса счетчик 13 переходит в 11-е состояние, при этом на выходе У10 дешифратора 23 формируется нулевой потенциал, который проходит через мультиплексор 24 и опрокидывает триггер 18 в состояние 01в = 1.

С приходом 77-го тактового импульса счетчик 13 переходит в 13-е состояние, при этом на выходе У12 дешифратора 23 формируется потенциал, равный "О". На выходе мультиплексора 25 формируется потенциал

".0", который формирует потенциал на выходе элемента ИЗО, равный "О", и опрокидывает триггеры 14 — 17 счетчика 13 в нулевое состояние, На выходе У1 дешифраторэ 23 формируется потенциал, равный "О", который опрокидывает триггер 18 в состояние

Q 1в=0.

С приходом 87-го импульса счетчик 13 принимает 11-е состояние и триггер 18 опрокидывается в состояние 01з=1.

При действии 97-го — 128-го тактовых импульсов на выходах элементов И-ИЛИ1617584

НЕ 31 и 32 согласно табл. 4 потенциалы равны "1". Согласно табл, 2 на выходе мультиплексора 24 формируется сигнал, равный сигналу с входа Х4, соединенного с выходом

У11 дешифратора 23.

В промежуток между 97-м и 98-м импульсами тактовой частоты (фиг. 2e) на выходе элемента И-НЕ 29 формируется потенциал, равный "О", которыи устанавливает триггеры 14-17 счетчика 13 в состояние

0t4-01Т=О. На выходе У1 дешифратора 23 формируется потенциал У1=0, который поступает на R-вход триггера 18 и подтверждает состояние О а = О.

С приходом 108-го тактового имг ул ьса счетчик 13 переходит в 12-е состояние, при этом на выходе У11 дешифратора 23 формируется нулевой потенциал, который сбрасывает триггер 18.

С приходом 109-ro импульса счетчик 13 переходит в 13-е состояние, при этом на выходе У13 дешифратора 23 формируется потенциал, равный "О", на выходе элемента

И 30 потенциал становится также равным

"О". Триггеры 14 — 17 управляемого счетчика

13 опрокидываются в состояние Qi4-017=0.

На выходе У1 дешифратора 23 Y1=0, 01в=0.

На фиг. 3 приведены эпюры напряжений на выходах элементов в другом масштабе в течение периода выходного напряжения. Весь период выходного напряжения разбит на 16 отрезков (фиг. Зк), Каждый отрезок выходными импульсами элемента И 30 разделен на несколько периодов высокочастотных импульсов (фиг. Зи), при этом начало каждого высокочастотного периода совмещено с началом отрезка.

Для конкретного кода по входам 35-37 каждый отрезок синусоиды состоит из двух полных периодов и некоторого промежутка, который по длительности меньше периода.

Выходной сигнал триггера 18 и выходные сигналы триггера 10 поступают на входы элементов И-ИЛИ-И 33 и 34.

Согласно схеме соединения элементов

И-ИЛИ-И 33 и 34 с выходами триггеров 18 и

10 сигналы ца их выходах соответственно равны:

Аз = 01в 09+09;

А4= 01в 09+09.

В интервале времени Π— t8 (фиг. Зж) потенциалы сигналов на выходах триггеров Îg и Qg равны: Qg=0, Qg-1. При этом

Аз - 018 1 + О = 01в;

Ад - 01в О + 1 - 1.

Схемы усилителей 19-22 выбраны такими, чтобы при поступлении потенциала "О" на их входы по их выходам, формировались отпирающие потенциалы, поступающие на

55 входы транзисторов 38-41, а при поступлении "1" на входы усилителей 19-22 формировались запирающие потенциалы ча входах транзисторов 38-41.

В интервале Π— та на выходе ялементя

И-ИЛИ-И34формируется потенциал "!", з;— пирающий транзисторы 40 и 41 инвертора.

На выходе элемента И-ИЛИ-И ЗЗ формируются импульсы напряжения, синфазные с сигналом 018, которые управляют режимами переключения транзисторов 38 и 39 инвертора и формируют напряжение на нагрузке 42 в соответствии с эпюрами на фиг. Зл.

В интервале та-ты<фиг. Зж) потенциалы сигналов на выходах триггеров Qg — Qg равны: Qg=1; Qg=0.

При этом

Аз = Qie .0++1=1, А4 О 1в 1 + 0 =- 018.

На выходе элемента И-ИЛИ-И 33 формируется потенциал "1", запирающий тиристоры 38 и 39 иньертора. На выходе элемента

И-ИЛИ-И 34 формируются импульсы напряжения, синфазные с сигналом 01в, которые упаравляют режимами перекл ючения транзисторов 40 и 41 ин вертора и формируют другую полярность напряжения на нагрузке 42 в соответствии с эпюрами на фиг. Зл.

Анализируя форму выходного напряжения инвертора по эпюрам на фиг. Зл, можно отметить, что для большего приближения формы выходного напряжения к синусоидальному закону необходимо увеличивать число отрезков, на которые разбивают синусоиду, и иметь большее число высокочастотных импульсов внутри каждого отрезка. Это можно обеспечить, увеличивая число триггеров делителя 1 и счетчика 12 и используя остальные элементы с большим числом входов и выходов.

В устройстве импульсы заполнения жестко засинхронизированы с импульсами тактовой частоты и выходной частотой устройства, Меняя значение кода, подаваемого по входам 35 — 37 на адресные входы мультиплексора 25, можно менять среднее значение синусоидально модулированного выходного напряжения устройства в широких пределах. Меняя значение частоты, подлеаемой на вход 12 устройства, можно пол,чить изменение частоты выходного напр.ижения устройства при сохранении среднего значения напряжения на выходе.

В устройстве для формирования импульсов различной длительности использован управляемый счетчик, что позволяет дополнительно регулировать амплитуду выходного напряжения инвертора.

1617584

Потев иалы выхо ов

У!г У!З

У!4

YQ Y10

v»

У!

У8

У6 У7

1

1.

1

1

1

1

1

; 0

1

1 1

1

1 1

1

1, 0

1 ,1

1

1 (1

1

1

1, о

1

1 |

1

1

1

1 о !

1

1

1

1

1

1

1

1

1

О о о \-e О г-е

13-е 0

14-е ! 5-е

1

t

1 !

Таблица 2

Использование делителя частоты для запуска формирователя реьерсивного кода и счетчика исключает возможность биений высокочастотного заполнения синусоиды и улучшает t;!«ecToo работы устройства.

Ооомула изобретения

Устройство для управления инвертором, содержащее делитель частоты. восемь млэдших разрядов которого представляк>т собой последовательныи счетчик, два старших разряда включены по схеме регистра с перекресгными связями, вход делителя частоты предназначен для подачи тактового сигнала, четырехразрядньй счетчик, RS. триггер и усилители, выходы которых использованы в качестве выхогов устройства, о л и ч а ю щ е е с я !ем. что, с целью упрощения устройства, оно снабжено дешифратором, двумя мультиплексорами, двумя формирователями кодов, элементами

HF, И вЂ” НЕ и И, причем входы дешифратора соединены с выходами счетчика. нулевой выход деш лфратора соединен с R-входом

RS-триггера, второй, шестой, десятый и одиннадцатый выходы дешифратора соединены с ин0.ормационными входами первого мультиплекссра, входы перво о формировэтеля кодов соединены с выходами шестого, седьмого и восьмого разрядов делителя частоты О6, О7 и Qs, этот формирователь кодов реализует функции

5 At = Q6 Ов Ч О6.Ов; Аг = О7 Ов Ч 67 Qo, выходы первого формирователя кодов соединены с управляющими входами первого мультиплексора. выход которого соединен с

S-входом RS-триггера, О-выход RS-триггера, 10 и выход стершего разряда делителя частоты

Qg соединены с входами второго формирователя кодов, оеализующего функции:

Аз = Q Qg V Qg; A4 = Q QgV Qg, выходы второго формирователя кодов сое15 динены с входами усилителей, входы счетчика и элемента НЕ соединены с входом делителя частоты, инверсные выходы пяти младших разрядов делителя частоты и вы""„,îä элемента НЕ через элемент И-НЕ соеди20 нены с первым входом элемента И, второй вход которого соединен с выходом второго мультиплексора, выход элемента И соеди.нен с R-входом счетчика, восемь информационных входов второго мультиплексора

25 подключены по порядку к соответствующим выходам дешифратора, начиная с восьмого, э управляющие входы второго мультиплексора предназначены для подачи кода управления. Таблица

1617584

32

Состояние элементов И-ИЛИИ 31 и 32

1-е

2-е

3-е

4-е

5-е

6-е

7-е

8-е

9-е

10-е

11-е

12-е

13-е

14-е

15-е

16-е

Выходные импульсы по фиг. 2 и3

1-32

33-64

65-96

97-128

129-160

161-192

193-224

225-256

257-288

289-320

321-353

353-384

385-416

417-448

449-480

481-512

Фаза выходного напряжения устройства, град.

0-22,5

22,5 — 45

45-67,5

57,5-90

90-112,5

112,5-135

135 — 157,5

157,5 — 180

180-202,5

202,5-225

225 †2,5

247,5-270

270-292,5

292,5 — 315

315 — 327,5

327.5 — 360

Таблица Э

Потенциал на выходах эле

И-ИЛИ-И

Т а б л и ц а 4

1617584 М

1617584 (вил

И

9У

Ю

ЙИ) 0Ф

{ф

9 (оМФ (Яьь

f0 г !

9а)и

N и

E (Об) er ийк (Уб)Ж

$8)K

8l

9Е а)а г (4Е (N)lZ

9! й

И

И л (а)и

Р

Ф

Ща

СЪ

3 $@955 g ag й

1б17584

И

Ст

4б

С (:

1э Р

4 э

В

Ф.л

Составитель В. Миронов

Техред М.Моргентал Корректор T. Колб

Редактор А. Огар

Заказ 4126 Тираж 498 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113085, Москва, Ж-Л5, Ра;:...,ская наб., 4/5

Производственно-издатг чьский комбинат "Г атент", г. Ужгород, ул.Гагарина, 101

Чг

М

Фф в

Ъ

Ф ФЭ