Устройство автоматической дискретной регулировки коэффициента передачи

 

Изобретение относится к радиотехнике и может быть использовано в автоматике, связи, электроизмерительной и преобразовательной технике. Цель изобретения - увеличение быстродействия. В устройстве, содержащем дискретно-управляемый аттенюатор 1, аналого-цифровой преобразователь 2, пиковый детектор 3, первый сумматор 4, регистр 5, второй сумматор 6, мультиплексор 7, делитель 8 частоты, элемент 9 задержки и элемент И 10, формирующийся код управления затуханием дискретно-управляемого аттенюатора 1 определяется текущим значением выходного сигнала и предыдущим состоянием аттенюатора 1. Скорость управления в рабочем режиме меньше скорости управления в дежурном режиме, когда входно сигналд выфходит за пределы установленного динамического диапазона, и определяется коэффициентом деления делителя 8 частоты, при этом режимы определяются элементом И 10 по сигналам на выходах ограничения цифрового пикового детектора 3 и первого сумматора 4. 1 ил.

COIO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (f )) (я)5 H 03 G 3/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4482059/24-09 (22) 12.09.88 (46) 30.12.90. Бюл. N. 48 (72) А.Д.Самойленко (53) 621.396.666 (088.8) (56) Авторское свидетельство СССР

N 1228219, кл. Н 03 G 3/20, 1984, (54) УСТРОЙСТВО АВТОМАТИЧЕСКОЙ ДИСКРЕТНОЙ РЕГУЛИРОВКИ КОЭФФИЦИЕНТА ПЕРЕДАЧИ (57) Изобретение относится к радиотехнике и может быть использовано в автоматике, связи, электроизмерительной и преобразовательной технике. Цель изобретения — увеличение быстродействия. В устройстве, содержащем дискретно управляемый аттенюатор 1, аналого-цифровой преобразователь 2, пиковый детектор 3, первый сумматор 4, регистр 5, второй сумматор 6, мультиплексор 7, делитель 8 частоты, элемент 9 задержки и элемент И 10, формирующийся код уп ра вления затуханием дискретно управляемого аттенюатора 1 определяется текущим значением выходного сигнала и предыдущим состоянием аттенюатора 1.

Скорость управления в рабочем режиме меньше скорости управления в дежурном режиме, когда входной. сигнал выходит за пределы установленного динамического диапазона, и определяется коэффициентом деления делителя 8 частоты, при этом режимы определяются элементом И 10 по сигналам на выходах ограничения цифрового пикового детектора 3 и первого сумматора

4. 1 ил.

1617628

Изобретение относится к радиотехнике может быть использовано в автоматике, Связи, электронном приборостроении, элекгроизмерительной и преобразовательной технике.

Целью изобретения является увеличение быстродействия, На чертеже представлсна структурная

9лектрическая схема устройства автоматиеской дискретной регулировки коэффицинта передачи. !

Устройство содержит дискретно управг!яемый аттенюатор (ДУА) 1, аналого-цифра ой преобразователь (АЦП) 2, цифровой пиковый детектор 3, первый сумматор 4, ! регистр 5, второй сумматор 6, мультиплексор 7, делитель 8 частоты, элемент 9 задержки и элемент И 10.

Устройство автоматической дискре гной регулировки коэффициен.а передачи работает следующим образом, Аналоговый сигнал проходит с входа на гыход через ДУА 1. Выходной аналоговьй сигнал преобразуется логарифмическим

АЦП 2, выходной код которо-о может изменяться в пределах от минимаг!ьнога (нулевого до макси!ального значения, апределяе!лого разрядностью АЦП 2, АЦП 2 работает в режиме непрерывного преобразования, по Окан;аь:ли .каждого цикла которого выдает на выход окан-! ! чания преобразования импульс, тактируя

;работу устройства, В цифровой пиковый де тектор 3 записывается выходной кад АЦГ! 2, если текущее значение этага кода превыш!ает хранящееся в пиковом детекторе 3.

Второй сумматор 6 осуществляет сложение выходного кода цифровога г!икового детектора 3 и кода управления ДУА 1, следовательно, выхоцной кад второго сумматора 6 учитывает состояние ДУА 1 и величину пикового значения выходного сигнала устройства. Выходной код второго сумматора

6 поступает на один вход первого сумматора 4, на другой вход которагс подается код опорного уровня, соответствующий установившемуся значению выходного сигнала устройства. Первый сумматор 4 осуществляет операцию вычитания кода апорнага уравня из выходного кода второго сумматора 6. Новое значение кода управления ДУА 1 записывается в регистр 5 по фронту импульса с выхода мультиплексора 7, На выход мультиплекссра 7 проходят импульсы окончания преобразования с одноименного выхода АЦП 2 либо через элемент 9 задержки, либо через последовательно соединенные элемент 9 задержки и делитель 8 частоты. В дежурном режиме импульсы записи в регистр 5 и на вход сброса цифрового пикового детектора

3 следуют с частотой импульсов на выходе

5 окончания преобразования АЦП 2. Время задержки элемента 9 задержки выбирается таким, чтобы время распространения импульса от его входа до выхода мультиплексора 7 превышало время распространения

10 сигнала от выхода АЦП 2 до входа регистра 5.

Управление мультиплексором 7 и предВарительная установка делителя 8 частоты осуществляются выходным сигналом эле15 мента И 10. В рабочем режиме, когда АЦП 2 и ре! истр 5 не находятся ни в нулевом GQстоянии, ни в состоянии г!ереполнения,которые фиксиру!Отса сигналами на выходах ограничения цифрового пикового детектора

-20 3 и сумматора 4, выходной сигнал элемента

И 1"„ равен нулю и регулировка осуществляется с час-,атой и". Пульсов на выходе делителя 8 частоты.

Фор!лула ..!зобретения 5 Устройство автоматической дискретной регулировки каэффицлента передачи. содержащее последовательно соединенные дискретно управляемый аттенюатор, анало-о- цифровой преобразователь и цифровой

30 пиковый детектор, последовательно соединенные -"åpâèé сумматор и регистр, выход которого подключен к управляющему входу дискретно управляемого аттенюатара, последовательнс соединенные делитель час3 татi! и мульт IBileKcop, Выход KoTopof o падключег! к входу сброса цифроВого пика ваго детекгора, а также элемент задержки, элемент И, приче выход элемента И подключен к управляющим Вха 1ам делителя ча40 стоты и мультиплексора, о т л и ч а ю щ е е с я тем, чта, с целью увеличения быстродействия, Введеч второй сумматор, входы которого соединены с выходами цифрового пикового детектОра и регистра, а выход — с одним из

45 входов первого сумматора, при этом выход окончания преобразования аналого-цифрового преобразователя подключен к входу записи цифровога пикового детектора и через элемент задержки к входу делителя ча50 стоты и другому входу мультиплексора, выход которого соединен с входом записи регистра, а входы элемента И подключены к выходам ограничения цифрового пикового детектора и первого сумматора, другой вход

55 которого является входом кода опорного уровня, причем аналого-цифровой преобразователь выполнен логарифмическим.