Устройство для контроля интегральных микросхем

 

Изобретение может быть использовано для контроля цифровых интегральных микросхем (Ш1С). Цель изобретения - расширение функциональных возможностей и области использования устройства за счет возможности контроля различных типов ИМС и расширение его функциональных возможностей за счет возможности контроля неисправностей типа короткого замыкания цепи питания. Устройство содержит генератор 1 одиночных импульсов, формирователи 2 и 3 импульсов, дискриминатор 8 логического уровня, элементы 9 и 10 задержки, элемент ИЛИ 4, элементы И 11-14, D-триггеры 15 и ,(« RS-триггер 17, блоки 5-7 индикация, коммутатор 18, контактный датчик 19 и вход 20 синхронизации 1 ил. е

А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (51)5 С 01 R 31/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Х А ВТОРСХОМ,Ф СВИДЕТЕЛЬСТВУ

Cb

CO

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4417905/21 (22) 27. 04 .88 (46) 07.01.91. Бнл. Р 1 (72) А.А.Филимонов, А.Н.Романов, В.A.Âîðîáüåâ и В.Е. Ермоленко

- (53) 621.317. 799 (088.8) (56) Авторское свидетельство СССР.

11- 750403, кл. G 01 R 31/28, 1980.

Авторское свидетельство СССР

h> 788054, кл. G 05 В 31/28, 1978. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНТЕГ" АЛЬНЕИ МИКРОСХЕМ (57) Изобретение может быть использовано для контроля цифровых интегральнью микросхем (ИИС). Цель изобрете2 ния - расширение функциональных возможностей и области использования устройства за счет возможности контроля различных типов ИМС и расширение его функциональных возможностей за счет воэможности контроля неисправностей типа короткого замыкания цепи питания. Устройство содержит генератор 1 одиночных импульсов, формирователи 2 и 3 импульсов, дискриминатор

8 логического уровня, элементы 9 и 10 задержки, элемент ИЛИ 4, элементы И t1 — 14, D-триггеры 15 и "(;. RH-триггер 17, блоки 5 — 7 инцикац;.н, комм„татор 18 контактный датчик 19 и вход

20 синхронизации- 1 ил.

1619210

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля цифровых интегральных микросхем (ИМС) .

Целью изобретения является расширение области применения устройства за счет возможности контроля различных типов интегральных микросхем и расширение функциональных возможностей за счет возможности контроля неисправностей типа короткого замыкания на цепи питания.

На чертеже представлена функциональная схема устройства. 15

Устройство содержит генератор 1 одиночных импульсов (ГОИ), формирователи 2 и 3 импульсов, элемент ИЛИ 4, блоки 5 — 7 индикации, дискриминатор

8 логического уровня, элементы 9 и 10 20 задержки, элементы И 11 — 14, триггеры 15 — 17, коммутатор 18 выводов объекта контр оля, датчик 19 конта ктный и вход 20 синхронизации.

Устройство работает следующим об- 25 разом, При наличии электрического контакта датчика с входом объекта контроля (ИМС) возможны три случая.

Если па входе испытуемой ИМС име- 30 ется напряжение меньше 0,4 В, что соответствует уровню логического нуля, то состояние выходов дискриминатора 8 не изменяется и иццикатор 5 светится, что свидетельствует о наличии логического нуля на входе HMC.

При наличии на входе ИМС напряжения, лежащего в пределах от 0,4 до . 2,4 В, срабатывает элемент И-НЕ дискриминатора 8, т.е, на выходе его при- 40 сутствует уровень логического нуля, на выходе эмиттернаго повторителя напряжение тоже соответствует уровню логического нуля, следовательно блок

5 индикации не светится, что свиде- 45 тельствует о неисправности по входу или выходу контролируемой ИМС.

Если на входе испытуемой ИМС на( пряжение больше 2,4 В, что соответствует уровню логической единицы, то на обоих выходах дискриминатора 8 напряжения уровня срабатывания блока 5 индикации.

По выходным сигналам дискриминатора 8 формирователи 2 и 3 автоматически перестраиваются. Это происходит следующим образом. Если на входе ИМС уровень логического нуля, при этом на обоих входах дискриминатора 8 напряжения не выше 0,4 В, то на входе дискриминатора 8 сформируется урове напряжения, соответствующий логической единице, который разрешает работ формирователя 2, а на выходе дискриминатора 8 — уровень напряжения, соответствующий логическому нулю. Этот уровень запрещает работу формирователя 3.

При поступлении импульса ГОИ на вторые входы формирователей 2 и 3 на выходе формирователя 2 появляется уровень логической единиць|, который через элемент ИЛИ 4 поступает на вход контролируемой ИМС.

Одновременно это же напряжение по-. ступает на вход дискриминатора 8 чер ез элемент 9 задержки, который является интегрирующей цепочкой. Постоянная времени интегрирования () выбирается из условия исключения укорачивания импульса на выходе формирователей 2 и 3 (ь ъ ь,ь, где си, — длительность импульса ГОИ) .

Если на входе ИМС напряжение соответствует уровню логической единицы, то на выходе дискриминатора 8 присутствуют такие напряжения, которые запрещают работу формирователя 2 и разрешают работу формирователя 3. Прк подаче импульса ГОИ на выходе формирователя 3 (ня время действия ГОИ) формируется импульс, соответствующий уровню логического нуля.

Контроль работоспособности 1ИС or уществляется следующим образом.

На вход ИМС с выхоца элемента ИЛИ

4 подаются импульсы, уровень которых зависит от потенциала на входе испытываемого элемента. Регистрация исправности (неисправности) проверяемого элемента осуществляется третьи < блоком 7 индикации.. осуществляющим фиксацию прохождения импульса.

Пусть контролируемый ИМС реализует логическую функцию И-HE и на его входах — сигнал уровня логической единицы. В этом случае при подаче синхронизирующега и.,пульса на вход 20 и при подсоединенном выходе элемента

ИЛИ к ап ному и з Вх од ав ИМС i û Бх од элемента ИЛИ 4 псступает импульс низ " кого уровня, сформированный формирователем 3. Потенциал этого входя понижается до напряжения меньше 0,4 В, что соответствует уровню логического нуля. Если элемент И-НЕ исправен, то на его выходе происходит смена урoBhR

1619210

l 6 логического нуля на единицу. Перепад этого уровня поступает на S-вход триггера 17 и переводит его в единичное, состояние, что обеспечивает срабатывание элемента И 13, подключенного к прямому выходу триггера. На выходе эле" мента И 13 присутствует напряжение логического нуля и индикатор светится, что с видетельс твует о работоспос об10 ности испытуемого элемента °

Если элемент И-НЕ неисправен, то смены логического уровня на его выходе не происходит, триггер 17 остается 15 в нулевом состоянии и, следовательно, срабатывает элемент И 14, подключенный к инверсному выходу триггера, и также светится индикатор 7, 20

Одновременно производится контроль по входу 1П1С на отсутствие короткого замыкания (КЗ) на общий провод и источник питания. Зта проверка осуществляется совокупностью элементов: 25 элемента 10 задержки, первой группы элементов И 11 и 12, группой триггеров 15 и 16 и вторым блоком 6 индикации (КЗ) .

Если имеется КЗ на общий провод, то дискриьинатор 8 воспринимает данное состояние как логи-олеский нуль и при выработке импульса ГОИ формирователь 2 вырабатывает положительный импульс. На выходе "лемента ИГИ 4 сохраняется потен дал общего провода, т.е. на входах триггеров 15 и 16 отсутствует напряжение уровня "".oãè÷åñкой единицы. За счет падения напряжения на элементе ИЛИ 4 положительное напряжение поступает на элемент И 12, подключенный к триггеру 16, коммутирующему иццикатор 6. На другой вход элемента И 12 через элемент 1О задержки поступает импульc ГОИ . Элемент 45 задержки необходим для отключения элементов фиксации КЗ на время переходных процессов в формирователях 2 и 3. Ввиду того, n o на информационном D-входе — логический нуль, то при 5О поступлении импульса на синхронизирующий С-вход триггера 16 коммутации индикатор 6 све.. тся, чтo свидетельствует о наличии КЗ на общий провод входа ИМС.

При наличии КЗ rio питанию, т.е. на входе 181С напряжение равно источнику питания, дискриминатор 8 обеспечивает работу формирователя 3, и при поступлении на него импульса ГОИ в выходной цепи на резисторе нагрузки формируется импульс низкого уровня. Его амплитуды недостаточно для компенсации напряжения источника питания, поэтому на выходе элемента KIH

4 присутствует напряжение, близкое к источнику питания. Это напряжение поступает на информационный вход триггера 15 коммутации индикатора 6 и на элемент ff 11 соединенный с синхронизирующим входом этого триггера. В момент прихода импульса ГОИ с элемента

10 задержки на второй вход элемента

И f 1 три гг ер 15 ус та на вливается в единичное состояние и индикатор 6 светится, что свидетельствует о наличии КЗ по питанию на входе ИМС.

Формула из обр ет ения

Устройство для контроля интегральных микросхем, содержащее первый и второй формирователи импульсов, дискриминатор логического уровня, первый элемент задержки, элемент ИЛИ, первый индикатор, генератор одиночных импульсов, вход которого соединен с входом синхронизации устройства, а выход соединен с первыми входами формирователей импульсов, вторые входы которых подключены к соотьетствующнм выходам дискриминатора логического уровня, последние соединены с входами первого блока индикации, выходы формирователей импульсов соединены с входами элемента ИЛИ, выход которого

1 подключен к входу первого элемента задержки, выходом соединенного с синхронизирующим входом дискриминатора логического уровня. о т л и ч.а ю— щ е е с я тем, что, с целью расширения функциональных возможнастеи и области применения устройства, в него введены первый, второй, третий и чет1 вертый элементы И, первый и второй

D-триггеры, 1Ж-триггер, второй и третий блоки индикации, коммута гор, клеямы для подключения объекта контроля", второй элемент задержки, вход которого соединен с выходом генератора одиночных импульсов и IIppBbIMI|. входами первого и второго формирователей, вы. ходы которых соединены соответственно с первыми входами первого и второго элементов И, второй вход которого соединен с выходом второго элемента задержки и вторым входом первого эле16 19210.

Составитель Е.Строкань

Редактор И.Дербак Техред Л.Сердюкова . Корректор М Шароши

Заказ 45 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.ужгород, ул. Гагарина,!01 мента И, выход которого подключен к

С-входу первого П-триггера, D-вход которого соединен с выходом элемента ИЛИ, входом первого элемента за" держки, входом коммутатора и D-входом 5 второго D-триггера, С-вход которого соединен с выходом второго элемента И, а С-вход с R-входами первого D-триг.гера и КЯ-триггера, первыми входами третьего и четвертого элементов И и входом синхронизации устройства, вторые входы третьего и четвертого элементов И соединены соответственно с прямым и инверсным выходами RS-триггера, а их выходы — с входами третьего блока индикации, первый и второй входы второго блока индикации соединены соответственно с инверсным выходом первого D-триггера и прямым выхо» дом второго В-триггера, S-вход RSтриггера соединен с первым выходом, коммутатора, (n+1) выходов кот орог о соединены с клеммами для подключения объекта контроля.