Устройство для обработки информации мультипроцессорной системы

 

Изобретение относится к вычислительной технике и может быть использовано при создании вычислительных систем высокой производительности. Цель изобретения - повышение быстродействия . Поставленная цель достигается тем, что устройство для обработки информации содержит процессор, блок памяти команд, блок оперативной памяти, дешифратор, два блока управления , три ключа, три триггера, ге- , нератор тактовых импульсов, селектор адреса, селектор команд, два триггера готовности приема, блок памяти признаков, блок памяти номеров готовых сегментов, блок памяти результатов , блок памяти адресов, входной регистр , блок модификации, регистр признаков , блок фиксации единиц, счетчик адресов записи, счетчик адресов считывания, блок сравнения, триггер готовности выдачи, триггер признака захвата, триггер запроса прямого доступа , два счетчика адреса, счетчик количества слов, блок фиксации нулей и арбитр магистрали, 2 ил. I

СОЮЗ СОВЕТСКИХ социАлистичесних

РЕСПУБЛИК (51}5 Г, 06 F 15/00

9I!LiI <>" К|а.1 )" М I!.r, - ;1Ь. !=! О- Е

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flQ изОБРетениям и Отнятиям пРи Гннт сссР (21) 4679224/24 (?2) 22.03.89, (46) 07.01.91. Вюл. (72) В.Р.Коссовский (53) 681 ° 325(088.8) (56) ЕВЕТгапз on Computers, 1983, ч.32, 9 5, р.32.

Хвощ С.Т., Вардинский Н.Н. и Попов F..A. Микропроцессоры и мик,роЭВМ н системах автоматического управления. Справочник. Л.: Машиностро-,: ение, 1987, с.382, рис.11.14. (54) УСТРОЙСТВО ДПЯ ОБРАВОТКИ ИН@ОРМА11ИИ МУЛЬТИПРОЦЕССОРНОЙ СИСТЕМЫ (57) Изобретение относится к вычислительной технике и может быть использовано при создании вычислительных систем высокой производительности.

Пель изобретения — lIOBbImeHHe быстро1 действия. Поставленная цель достигаИзобретение относится к вычислительной технике и может быть использовано при создании вычислительных систем высокой производительности.

Цель изобретения — повышение быстродействия.

На Аиг.1 представлена схема устройства для обработки информации и его внешнее подключение; на Лиг.2 схема блоков управления.

Вычислительная система содержит устройства 1 для обработки информации, внешнюю магистраль 2 вычислительной системы, вход-ныход признака занятости магистрали 3 устройства

„„SU„„1619288 A1

2 ется тем, что устройство для обработки информации содержит процессор, блок пямяти команд, блок оперативной памяти, дешифратор, два блока управления, три ключа, три триггера, генератор тактовых импульсов, селектор адреса, селектор команд, дна триггера готовности приема, блок памяти признаков, блок памяти номеров готовых сегментов, блок памяти результатов, блок памяти адресов, входной регистр, блок модиАикяции, регистр признаков, блок фиксации единиц, счетчик адресов записи, счетчик адресов считывания, блок сравнения, триггер готовности выдачи, триггер признака захвата, триггер запроса прямого доступа, дня счетчика адреса, счетчик количества слон, блок фиксации нулей и арбитр магистрали. 2 ил.

Меа ©Ъ для обработки информации, вход 4 на. чальной установки устройства для обработки информации, процессор 5, блок

6 памяти команд, блок 7 оперативной памяти, дешифратор 8, первый 9 и второй 10 блоки управления, ключи 11 и

1?, с первого 13 по третий 15 триггеры, генератор 16 тактовых импульсов, селектор 17 адреса, селектор 18 команд, первый 19 и второй 20 триггеры готовности приема, блок ?1 памяти признаков, блок ?2 памяти номеров готовых сегментов, блок 23 памяти ре- зультятоэ, блок 24 памяти адресов, входной регистр ?5, блок 26 модиАи1619288 кации признаков, регистр 27 признаков, блок 28 фиксации единиц, счетчик 29 адресов записи, счетчик 30 адppcoR считывания, блок 31 сравнения, три гер 32 готовности выдачи, триггер 33 признака захвата, триггер 34 запроса прямого доступа, первый 35 ,и второй 36 счетчики адреса, счетчик

37 количества слов, бпок 38 фиксации ну;..ей, арбитр 39 магистрали, с пер, вого 40 по шестнадцатый 55 выходы блока 9 управления, с первого 56 по шестой 61 выходы блока 10 управления, с первого 62 по пятый 66 выходы селектора 18 команд, с первого 67 по четвертый 70 выходы дешифратора

8, выход 71 генератора 16 тактовых импульсов, выход 2 блока 28 фиксации единиц, выход 73 селектора 17 адреса, информационный вход-выход

74 арбитра 39 маги трали, выход 75 арбитра 39 магистрали. Арбитр 39 магистрали содержит ключ 76, триггер

77 запроса магистрали, элемент 78 задержки и с первого 79 по третий 81 элементы ИЗИ.

Первый 9 и второй 10 блоки управления содержат триггеры 82, элемен ты 83 задержки и формирователи 84 сигналов управления.

В с я программа решения задачи ра збивается на независимые участки (сегменты), которые могут быть выполнены параллельно. Группы сегментов заносятся в блок 6 памяти коман,(ПК) и запуск сегмента на исполнение производится по готовности аргументов сегмента. Исполнение сегмента производится процессором 5 по про" грамме сегмента под управлением потока команд (по счетчику команд).

Блан 21 памяти признаков (ПИР) содержит линейки признаков, соответс вующие каждому сегменту данного устройства для обработки информации.

Количество признаков соответствует копичеству информационных и логических аргументов сегмента. Если аргумент готов, то соответствующему признаку присваивается значение 1, если не готов — О. Когда готовы все аргументы сегмента, то в линейке признаков сегмента устанавливаются все единицы, что является сдвидетельством того, что данный сегмент готов к исполнению. Отмека признакс.в и провепка единиц в пинейках признаков производится при поступлении каждого аргумента., Аргумент от одного устрой< тва для

5 обработки информации к другому передается с помощью двух слоев: адресного и значащего. Адресное слово содержит номер устройства для обработки информации, номер сегмента, которому предназначен аргумент, номер признака, который присвоен данному аргументу в линейке признака, и количество признаков данного сегмента.

Адресное слово со тоит из двух слов (для случая, например, 16-разрядного процессора 5): первая часть адресного слова

20 вторая часть адресного слова

32 0

15

Значащее слово содержит собственно значение аргумента.

При появлении на магистрали 2 первой части адресного слова в определенном устройстве дпя обработки информации срабатывает селектор 17 адреса, который выдает сигнал на устансвку триггера 19 (ТгГП1) и триг-, гера 34, что подготовит адресуемое устройство для обработки информации к последующему приему второй части адресного слова и значащего слова..

Вторая част : адресного слова поступает на входной регистр 25 (PrHx) и служит адресом для записи в блок 7 значащего слова, а также адресом отмечаемой линейки признаков. При этом запускается блок 10 управления, осуществляющий управление, отметку признаков и определение готовых сегментов.

В первом такте работы блока 10 управления производится выборка из блока 21 п;мяти признаков сегмента по адресу, содержащемуся в разрядах

15-6 регистра 25. Выбранный код логически суммируется с;:кодом,выбранным блоком 26 модификации, на вход которого поступает код разрядов с пятого

40

55

1 619288 по нулевой входного регистра 25 и записывается в регистр 27 признаков.

При этом в разряд регистра ?7, который соответствует номеру признаков, 5 записывается 1 (порядок номеров возрастает справа налево) и, кроме того, единицы записываются в такое количество крайних слева разрядов, какое соответствует числу неиспользованных признаков (свободных мест), равному разнице иежду максимально возможным и числом используемых в сегменте признаков, указанных в разрядах с второго по нулевой входного ре- 15 гистра 25.

Далее производится опрос блока 28 фиксации единиц. Если в слоне, записанном в регистр 77, окажутся все единицы, то производится запись но- 20 мера сегиента, содержащегося в разрядах с .пятнадцатого по шестой входного регистра 25 в блок 22 памяти готовых сегментов по адресу, содержащемуся в счетчике 29, а в блоке 21 памя- 25 ти на место выбранного слова призна. ков записывается О, если в регистре !

27 признаков не все единицы, то запись в блок 22 памяти не производится, а в блок 21 памяти на место выбранного слова признаков записывается модиАицированное слово. Управление блоком 22 памяти производится с помощью счетчиков 29 и 30. В начале работы при поступлении сигнала на

35 вход 4 оба счетчика устанавливаются в "О", После записи первого кода готового сегмента (КГС) в счетчик

29 адресов записи прибавляется единица. Чтение блока 22 памяти производится по запросу процессором 5.

Сначала опрашивается триггер 32 готовности выдачи, определяющий наличие инАормации (кодов готовых сегмен-тов) в блоке 22 памяти. Триггер 32 устанавливается в "1", если содержимое счетчика 29 и счетчика 30 не равно (т.е., когда в блоке 22 имеется информация). При этом чтение КГС из блока 22 памяти производится по адресу, определяемому счетчиком 30.

После чтения КГС в счетчик 30 добавляется 1.

Исходными данными для рассылки являются результаты работы сегмента, Ъаписанные в блок 7 памяти, Aaron адресов рассыпки (ФР), записанный в .области памяти адресов рассылки (ПАР) и инАормационное слово (ИС), сопровождающее каждый сегмент програииы и с одержащее инАормя дню о на чал ь ном адресе в ПАР и количестве рассылочНМх результатов. Формат инАориацион- ного слова имеет вид:

Распределение памяти адресов ПАР может иметь вид:

cerMе Ф 1 сегм. Р 2

Файлы адресов результатов заносят ся в ПАР при программировании.

Массив результатов и инАормационное слово Аормируются в блоке 7 памя-: ти процессором 5 в процессе реализации сегментов программы.

По окончании выполнения сегмента программы процессор 5 запрашивает rozos rocw к приему информации и при ее наличии запускает блок 9 управления, который управляет рассылкой.

Сначала осуществляется пересылка из блока 7 памяти в блок ?3 памяти массива значений результатов сегмента, в счетчик 36 адреса начала ФР, в счетчик 37 — кода количества рассылок. Рассылка прекращается, когда в счетчике 37 будет нуль, что фиксируется блоком 38.

Далее осуществляется рассылка результатов по адресам согласно Аайлу рассылки (ФР). Сначала производится захват магистрали 2 через арбитр 39 магистрали. Дпя этого через первый управляющий вход арбитра 39 подается сигнал на первый вход элемента ИЛИ

79, второй вход которого связан с инАормационным входом-выходом 74 занятости магистрали 2. Если на входе-выходе 74 высокий потенциал ("Магистраль свободна" ), то сигнал проходит через элементы ИЛИ 79, задержки 78, ИЛИ ЯО и устанавливает триг1619288 гер 77 в "1". Сигнал с выхода триггера 77 поступает на управляющий вход ключа 76, который открывается и устанавливает на магистрали 3 низкий потеьциал,что означает занятость магист рали ?. Ксли магистраль занята другим устройством для обработки информации, то сигнчл захвата через элемент ИЛИ 79 не проходит и триггер .1р

77 остается н нулевом состоянии.

После захвата магистрали производится чтение из блока 24 памяти и выдачи на магистраль 2 номера устройства обработки информации, в которое необходимо записать результат.

Затем производится чтение иэ блока

24 памяти и передача в соответствующее устройство дл„ обработки информации второго адресного слова (номер сегмента, номер признака), после чего производится чтение из блока 23

IIRMHTH и передача в блок 7 памяти значения результата. При этом н счетчик 36 прибаьлчется 1, в счетчик 35 25 прибавляется 1, иэ счетчика 37 вычитается 1. Далее проверяется содержимое счетчика 37 и, если оно не равно нулю, то производится пересылка следующего результата и т.д. Еали ЗО содержимое счетчика 37 равно нулю, рассылка заканчивается, блок 9 управления ставится н исходное состоян 11 ние и триггер устанавливается в 1

Фо Р мула н з о бр е те ни я

Устройство для обработки информации мультипроцессорной системы, содержащее процессор, блок оперативной памяти, блок памяти команд, первый блок управления и входной ре".истр, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит второй блок управления, блок памяти признаков, блок памяти готовых сегментов, блок памяти готовых результатов, блок памяти адресов, селектор адреса, селектор команд, блок модификации признаков, блок фиксации единиц, генератор такi0 тоных импульсов, дешифратор, блок сравнения, арбитр магистрали, с пер.вого по третий ключи, с первого по третий триггеры, первый и второй триг-. геры готовности приема, триггер готонности выдачи, триггер запроса прямого доступа, регистр признаков, счетчик адресов записи, счетчик адресов чтения, перныи и второй счетчиE ки адресов, счетчик количества слов, . блок фиксации нулей и триггер признака захвата, причем выход генератора тактовых импульсов подключен к тактовым входам первого и второго блоков управления, выходы первого, второго и третьего триггеров подключены соответственно к управляющим

" входам первого, второго и третьего ключей, информационный вход-выход устройства для обработки информации подключен к первому информационному входу-выходу первого ключа, к первому информационному входу-выходу второго ключа, к информационному входу селектора команд, к информационному входу селектора адреса,к входу-выходу пря-мого доступа процессора,к первому входу режима первого блока управления, к первому выходу первого блока управ- ления, к входу записи-чтения блока памяти адресов, к второму выходу перного блока управления, к третьему выходу первого блока управления, к первому входу записи счетчика количестна слов, к счетному входу второго счетчика адреса, к входу установки

R "1" третьего триггера, к четвертому выходу первого блока управления, к входам синхронизации счетчика количества слон, первого счетчика адреса, блока памяти адресов, к пятому выходу первого блока управления, к входу синхронизации блока памяти реэультатон, к шестому выходу первого блока управления, к входу установки в "I" второго триггера готовности приема, к второму входу установки н "0" третьего триггера, к входу синхронизации арбитра магистрали, выход признака разрешения прямого доступа процессора подключен к зторому входу режима второго блока управления, выход селектора адреса подключен к входу установки в "1" первого триггера готовности приема и к первому входу установки в "1" триггера запроса прямого доступа, выход которого подключен к входу признака запроса прямого доступа процессора, второй информационный вход-ныход первого ключа подключен к первому информационному входу-выходу третьего ключа, к информационному входу-выходу входного регистра, к входу-выходу адреса данных блока оперативной памяти, к входу- выходу адреса данных блока памяти команд, к информапион9 1619788 10

° ному входу-выходу процессора, к входу дещифратора, к выходу блока памяти номеров готовых сегментов и к выходу триггера готовности выдачи, вход 5 начальной установки устройства для обработки информации подключен к входу запуска генератора тактовых импульсов, к первым входам установки

° н в О первого, второго и третьего !тт триггеров, первого и второго триггеров готовности приема триггера готовности выдачи, триггера признака захвата, триггера запроса прямого доступа, к первым входам установки в

tt tt

О счетчика адресов записи, с четчика адресов считывания, первого счетчика адреса, к входам установки в и и

0 второго счетчика адреса и счетчика количества слов и к входу установ- gp ки в исходное состояние арбитра магистрали, второй информационный входвыход второго ключа подключен к второму информационному входу-выходу третьего ключа, к информационному 25 входу-выходу блока памяти результатов, к выходу блока памяти адресов, к выходу второго триггера готовности приема, к информационным входам первого и второго счетчиков адреса и счетчика количества слов, выход которого подключен к информационному входу блока фиксации нулей, выход которого подключен к третьему входу режима первого блока управ35 ления, седьмой выход которого подключен -к второму входу установки в "1" триггера запроса прямого доступа, восьмой выход первого блока управления подключен к третьему входу установки в "О" первого счетчика адреса, к первому входу установки в

"1" триггера признака захвата и к входу установки s "1" третьего триггера, девятый выход первого блока 45 управления подключен к второму входу записи счетчика количества слов и к входу записи второго счетчика адреса, десятый выход первого блока управления подключен к счетному входу первого счетчика адреса, одиннадцатый выход первого блока управления подключен к входу декремента счетчика количества слов и к входу записи-чтеттия блока памяти результатов, двенадцатый выход первого блока управления подключен к входу чтения-записи блока фиксации нулей, тринадцатый выход первого блока уттравления подключен к второму входу установки в

"О" второго триггера готовности приема, к вторым входам установки в "0" третьего триггера и триггера признака захвата, четырнадцатый выход первого блока упр:твлеттия подключен к третьему входу установки в О" первого счетчика адреса и к первому управляющему входу арбитра магистрали, пятнадцатый выход первого блока управления подключен к второму управляющему, входу арбитра магистрали шестнадцатый выход первого блока управления подключен к входу синхронизации блока фиксации нулей и к входу синхронизации второго счетчика адреса, выходы первого и второго счетчиков адреса подключены соответственно к адресным входам блока памяти результатов и блока памяти адресов, выход арбитра магистрали подключен к четвертому входу режима первого блока упуправления, управляющий вход устройства для обработки информации для подключения к внешней магистрали вычислительной системы подключен к информационному входу селектора команд, управляющий вход которого подключен к выходу первого триггера готовности приема, первый вход селектора команд подключен к третьему входу установки в "1" триггера запроса прямого доступа, второй выход селектора команд подключен к входу paspeщения выдачи признака прямого доступа процессора, третий выход селектора команд подключен. к второму входу установки в "1" триггера признака захвата и к входу установки в

"1" первого триггера, четвертый выход селектора команд подключен к входу чтения-записи входного регистра и к первому входу режима второго блока управления, пятый выход селектора команды подключен к вторым входам установки в "О" первого триггера и первого триггера готовности приема, к третьему входу установки в "О" триггера признака захвата и к второму входу установки в "О" триггера запроса прямого доступа, первый выход дешифратора подключен к входу синхронизации триггера готовности выдачи, второй выход дешифратора подключен к счетному входу счетчика адреса чтения, третий выход дешифратора — к входу синхронизации второго триггера готовности приема, четвертый выход

1619288 дешифратора — к пятому входу режима первого блока управления, выход входного регистра подключен к адресному входу блока памяти признаков, к первому информационному входу блока модификации признаков и к информационному входу блока памяти номеров готовых сегментов, выход блока памяти признаков подключен к второму информационному входу блока модификации, выход которого подключен к информационному входу регистра признаков, выход которого подключен к информационным входам блока памяти признаков и блока фиксации единиц, выход которого подключен к второму входу режима второго блока управления, первый выход которого подключен к второму входу установки в "О" триггера готовно» сти выдачи и к входу записи-считывания регистра признаков, второй выход второго блока управления подключен к управляющему входу блока фиксации единиц, третий выход второго блока 25 управления подключен к входу записичтения блока памяти номера готовых

I сегментов и ° к входу записи блока памяти признаков, четвертый выход вто12 рого олока управления подключен к счетному входу счетчика адресов записи, пятый выход второго блока уп. рнвления подключен к входу синхронизации блока сравнения, прямой и инверсный выходы которого подключены соответственно к входу установки в

"!" и к третьему входу установки в

"О" триггер готовности выдачи, шестой выход второго блока управления подключен к входу чтения блока памяти признаков, выход триггера признака захвата подключен к входу признака захвата процессора, вход-выход признака занятости магистрали устройства для обработки информации под ключен к информационному входу-выходу арбитра магистрали, выход счетчика адресов записи подключен к первому информационному входу блока сравнения и к первому адресному входу блока памяти номеров готовых сегментов,выход счетчика адресов чтения подключен к второму информационному входу, блока сравнения и к второму адресному входу блока памяти номеров гото вых сегментов.

1619288

1619288

Заказ 49 Тираж Подписное

КНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, iK-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

Редактор Н.Тупица

° В

Составитель Г.Смирнов

Техред Л.Сердюкова . Корректор M.Пожо