Устройство для подавления дребезга контактов @ выключателей

 

Изобретение может быть использовано для устранения дребезга контактов в многоконтактных пультах управления, клавиатурах Цель изобретения - повышение надежности работы - достигается путем введения в устройство n-входового двоичного счетчика 9, п-1 формирователей 11 и многовходового элемента ИЛИ 12, что позволяет контролировать работу каждого выключателя даже в случае одновременной коммутации четного числа выключателей, формирующих синхронные и синфазные (пароФазные) последовательности импульсов дребезга при включении и выключении. Устройство содержит также резисторы 2,3, конденсаторы 4 D-irwepB PS-триггер 13, выключатели б Ьоргирователь 10 двоичный счетчик 16, шину та товых ИМПУЛЬСОВ 14 кодовые шины 15, шину 8. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТ ИЧ ЕСК ИХ

РЕСПУБЛИК

tsi)s Н 03 К 5/153

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1 (с

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (211 4414334/21 (22) 22.04.88 (46} 15.01.91, Бюл. N. 2 (72) В.А.Вейзер, Ю.И.Гецко и Е.Н.Нуждин (53) 621.384(088. 8) (56) Авторское свидетельство СССР

Мг 968895, кл. Н 03 К 5/153, 1981.

Авторское свидетельство СССР

М 1305840, кл. H 03 К 5/153, 1985, (54) УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЯ

ДРЕБЕЗГА КОНТАКТОВ и ВЫКЛЮЧА1ЕЛЕЙ (57) Изобретение может быть использовано для устранения дребезга контактов в многоконтактных пультах управления, клзвиату„„5U„„1621155 А1 рах, Цепь изобретения — повышение надежности работы — достигается путем введения в устройство и-входового двоичного счетчика 9, и-1 формирователей 11 и мнаговходавого элемента ИЛИ 12. что позволяет контролировать работу каждого выключателя даже в случае одновременной коммутации четного числа выключателей, формирующих синхронные и синфазные (пароФазные) последовательности импульсов дребезга при BKлю ении и выключении.

Устройство содержит также резисторы 2,3, конденсаторы 4, l3-s i г ер 5. PS-триггер 13, выключатели 6 фор -;ирователь 10, двоичный счетчик 16, ш«ну TB" товых импульсов

14, кодовые шины 15, шину питания Ы, 2 ил.

На фиг.1 представлена схема устройст- 15 ва для подавления дребезга ко1ггактов п вы20 лах

Изобретение относится к автоматике, импульсной и вычислительной технике и может быть использовано для устранения влияния дребезга контактов выключателей (переключателей) на работу цифровых схем, в частности при реализации многоклавиатурных пультов, например в навигации, Цель изобретения — повышение надежности работы устройства в случае одновременной коммутации че ного числа выключателей, формирующих синхрон.ные и синфазные (парафазные) последовательности импульсов дребезга при включении и выключении. ключателей; на фиг.2 — пример выполнения формирователя импульсов по фронту и crIBду входного сигнала, Устройство для подавления дребезга контактов и выключателей (фиг.1) содержит блок 1 приема информации, а каждый иэ каналов устройства — первый 2, второй 3 резисторы, конденсаторы 4, Р1-триггер 5, выключатель 6, общую шину 7 и шину 8 источника питания. В устройство введен многоразрядный двоичный полный сумматор 9, первый формирователь 1О импульсов и формирователь 11 импульсов, для каждо I o N3 выходов сумматора 9, viHo! oB o ioBoé элемент ИЛИ 12, RS-триггер 13, вычитающий 14 и информационные 15 входы двоичного счетчика 16 с параллельной BB11vc IO, причем входы 14 и 15 являются установочными для параметров дребезга. 1<аждый из формирователей 10 и 11 импульсов по фронту и спаду входного сигнала содержит (фиг.2) шесть инверторов 17 и элемент 2И—

ИЛИ вЂ” HE 18, Рассмотрим работу устройства.

Пусть в начальный момент прямой выход RS-триггера 13 находится В нуг евом положении. При изменении положения кочтактов любого выключателя 6 си, нал с его выхода поступает HB соответс1 уюшиil информационный вход О1-триггер- 5 и на один из входов двоичного сумматора 9. Наличие в составе устройства двоичного сумматора

9, на входы которого подключены коммут"руемые,выключатели 6, позволяет получить на выходе сумматора 9 изменение сигнала при изменении (например, дребезга} сигналов на его входах. Задерж са изменения сигнала по „ðà-é,íåé мере на одном иэ выходов сумматора практически не зависит от числ-» каналов и определяется задержкой той ступени двоичного сумматора 9, на входе которой (которых) происходит измене : ле сигнала, и зависит оттипа элемент. ьой базы, 25

° 1!Э

50 на которой реализовано устройство, в частности сумматор 9.

Поэгому практически мгновенно изменение сигнала на выходе через соответствующий формирователь 11, вернее импульсом с его выхода, через элемент ИЛИ 12 поступает на S-вход RS-триггера 13, устанавливая низкий уровень на инверсном его выходе, и на вход разрешения параллельной записи счетчика 16, концом импульса осуществляя в него запись кода, выставленного на информационных входах 15.

Длительность импульсного сигнала на выходе формирователей 10,11 (фиг.2) определяется суммарной задержкой инверторов

17 (в данном случае их учитывается пять иэ шести), При этом инверторы с первого по пятый у !аствуют в формироВании длительнос.ги импульса выраба ываемого по положительному, а с второго по шестои

Вь рабатываемо-о по отрицательно лу перепаду входного сигнала, Двоичный счетчик 16 с параллельной записью кода, выставленного на информационных входах 15 и работающего на

Вычитание при подаче частоты f на вычитаощии вход 14 (при наличии низкого уровня на е-о 1 -входе);, едназначен для фиксаци1, момента окончания дребезга контактов выключателей пути ; выработки сигнала обнуления счетчика 16. Частота f, постсянно поступающая на вход 14 счетчика, при условии нал:.чия низкого уровня на Р-входе и огсутствия записывающего по С-гходу им.,ульса, постоянно уменьшает значение заIIvi"- Ваемого с входов 15 кода при каждом г1оявлении импульса на выходе элемента

ИЛИ 12.

При обнулении счетчика импульс с его выхода пос; rIBeT на R-вход RS-триггера 13, усганавливает на его обоатном Выходе знач»::=. "1", которое блокирует работу входа вы .тания счетчика 16 до поступления новогo импульса с Выхода элеме ITB ИЛИ 12 на

S-вход HS-тригге а 13 и одновременно на вход параллельной записи счетчика 16, Как у прототипа, В зависимости от условий применения :.;стройстна путе . изменения значения кода:-IВ BВходэх 15 . ли BcToTE HB входе 14 дво11ч ofo сче-:чика 1с можно задержать повален:. =.; rüñB ча выходе

ОбНуЛЕНИя С .ЕГЧ1КВ На ".гаЛ- ЧНОЕ ВрЕМя От момента rIocf1BpII:" о иэ - е Igr:11я сигнала. .-..зли 1имо1-о I;а ",ü:",.;B:;, (хотя бы одном,: сУм;4BTGPB 9.

При разрядности двоичного счетчика K и при значении iIBcYo! 1 предоставляется возможность выбора задержки Ж в преде1621155 — Л1

Если хотя бы на одном из входов счетчика 9 сигнал все же изменяется раньше времени Л1 от окончания изменения любого предыдущего, то соответствующий фор.мирователь 11 импульсов сформирует сигнал, который через элемент ИЛИ 12 поступит на S-вход RS-триггера 13 (но не изменит состояние его выходов), а также на вход параллельной записи счетчика 16, что приведет к записи в него кода, выставленного на входах 14, т.е. не обнулившись, счетчик опять заполнится до определенного уровня, что воспримется устройством как продолжение дребезга.

Лишь когда выработается сигнал обнуления счетчика 16, w.е. не меньше, чем по прошествии времени Л t от последнего изменения сигнала на выходе сумматора 9, это будет воспринято как окончание дребезга на всех контактах.

Поскольку в реальности возможно одновременное или по крайней мере перемещающееся переключение выключателей, то при указанном построении устройства минимальное время Л tmin на которое должен настраиваться счетчик 16 и которое является (индикатором) указателем окончания дребезга, должно выбираться из соотношения

A1 = Л tmin Тпр, Л Тлр =- Тлр макс.

Иначе схема может настраиваться не на длительность дребезга тля, а на максимальную длительность периода дребезга

Тдв, среди выключателей устройства и его возможное увеличение (Л Тдг,), Итак, сигнал обнуления счетчика 16, поступая на R-вход RS-три гера 13, переведет триггер в состояние "0" на прямом выходе. Изменение состояния, уловленное формирователем 10 с его выхода, в виде импульса, поступаюгцего на синхровходьi

01-триггеров, зафиксирует на их выходах, связанных с входами блока 1 приема информации, новое состояние выключателей после окончания. дребезга (оно будет лишь у перекоммутированных выключателей, у остальных же подтвердятся прежние значения, уроsни).

В случае, когда одновременно осуществляется коммутация четного числа выключателей с одинаковыми в пределах чувствительности устрсйства параметрами дребезга периодом дребезга Тдр и длительностью дребезга ядр, предлагаемое устройство отработает это изменение, поскольку изменение будет отработано или на тех выходах сумматора 9, на один из входов

55 которого поступает сигнал дребезга, или на соседнем старшем, если оба сигнала на одноименных входах сумматора. Соответственно на выходах определенных изменением сигналов формирователей 11, сформируется (если число выключателей с дребезгом коммутации четное и их более двух) импульс. который через элемент ИЛИ

12 поступит на вход параллельной записи счетчика 16 и S-вход RS-триггера 13, вызвав тем самым изменение его выходов.

По этому изменению на R-входе счетчика

16 устанавливается разрешающий потенциал и начнется отсчет времени At окончания дребезга и одновременно формирователем 10 выработается импульс, поступающий на синхровходы Dt-триггеров и фиксирующий своим задним фронтом новое состояние четного числа выключателей.

Резистор 2 формирует уровень "1" на информационном входе Di-триггера 5, повышая его помехозащищенность при разомкнутых контактах. выключателей 6.

Резистор 3 и конденсатор 4 образуют интегрирующую цепь и предназначены для подавления импульсных помех, наводимых на входные лини:.4 связи . . коммутационные элементы. Блок осукцествляет поием и обработку сигналов с выхода Q-триггеров.

Поедя"-.:ãàoi.;oå устро. =тво позволяет подавлять „ ребезг кочт;KToB BÓ, :л;очдте лей (использн я к инимум занятых к Jнта. тов разьема) как при коммутации одного, TBK и при коммутации Hp.H,oëüêèõ контактов овновремен.чо, P 1 pë ë. OAучс е угтроиство позволяет о:ущестгч»i прео: знобиue повторение входного сиг>-:ала с фильтрацией дребезга за счет отсутствия "-адержки при реакции устройства на появление дребезга.

Устройство;, фективно оаботает и в системах, где возможно одновременно появление дребеэ oB контактов нескольких выключателеи, например в пультах ручного авода, клавишных устройствах и т.д., за счет автоматической фиксации момента окончания дребезга контактов и з":,oèñè установившихся значений

Формула изобретения

Устройс во д.;я подновления дребезга контактов п выкл:.очателp содержащее два формирователя импульсов, двоичный счетчик с параллельной записью, RS-триггер, а в каждом из и каналов — два резистора, конденсатор, D-триггер и выключатель, причем в каждом из и каналов подвижный контакт выключателя через первый реэи1621155

Составитель С.Телелюхин

Техред М.Моргентал Корректор Т.Малец

Редактор О.Спесивых

Заказ 4254 Тираж Подписное, ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 стор соединен с информационным входом

О-триггера, который через второй резистор подключен к шине питания, а через койденсатор — к общей шине, неподвижные контакты всех и выключателей подключены к общей шине, выходы каждого D-триггера соединены с соответствующими выходными шинами, а синхровходы D-триггеров обьединены и соединены с выходом первого формирователя импульсов, вход которого подключен к прямому выходу RS-триггера, - инверсный выход которого соединен со входом "Сброс" двоичного счетчика, выход

"Заем" которого соединен с R-входом RSтриггера, подключенного S-входом к стробирующему входу параллельной записи двоичного счетчика, вычитающий вход которого соединен с шиной тактовых импульсов, а информационные входы — с кодовой входной шиной, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности фиксации моментов переключения при одновременной коммутации четного числа выключателей, формирующих синхронные и

5 синфазные (либо парафазные) последовательности импульсов дребезга, s уего введены и-входовой двоичный сумматор, элемент ИЛИ и формирователи импульсов, число которых на единицу меньше числа

10 выходных разрядов и-входового двоичного сумматора, включая и разряд переноса старшего разряда, причем входы двоичного сумматора, включая и вход переноса, соединены с соответствующими информацион15. ными входами D-триггеров, а выходы и-входового двоичного сумматора, включая и выход переноса старшего разряда, через соответствующий формирователь импульсов подключены к входам элемента ИЛИ, соеди20 ненного выходом с S-входом PS-триггера,