Устройство для контроля псевдослучайной последовательности двоичных сигналов

 

Изобретение относится к электросвязи Цель изобретения - сокращение времени контроляс Устройство содержит D-триггеры 1, 2, элементы И 3, -4, 6 и 10, инвертор 5, реверсивный -счетчик 7, элемент 8 пуска, индикатор 9 счета, индикатор 11 конца счета, регистр 12 сдвига, блок 13 переключения , датчик 14 уровня единицы и дешифратор 15„ Реверсивный счетчик 7 с помощью элементов 1-6 и 8 определяет разницу между количеством единиц и количеством нулей, поступивших между двумя состояниями Все единицы регистра 12, которые выделяются блоками 13-15. 2 ил„

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s Н 04 Ь 1/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ffa паодгряемый

Фиг.1

ГОСУДАРСТ8ЕНКЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 449840 7/09 (22) 24. 10.88 (46) 23.01.91. Бюл. Р 3 (72) М.Я. Вертлиб и Ф, Г. Гордон (53) 621. 391.835. 2 (088.8) (56) Авторское свидетельство СССР

Р 1160584, кл. Н 04 L 11/08, 15.02.84. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ ДВОИЧНЫХ

СИГНАЛОВ (57) Изобретение относится к электросвязи. Цель изобрете ия — сокращение времени контроля. Устройство содержит

ÄÄSUÄÄ 1622950 А 1

D-триггеры 1, 2, элементы И 3, .4, 6 и !О, инвертор 5, реверсивный счетчик 7, элемент 8 пуска, индикатор 9 счета, индикатор 11 конца счета, регистр 12 сдвига, блок 13 переключения, датчик 14 уровня единицы и дешифратор 15. Реверсивный счетчик 7 с помощью элементов 1-6 и 8 определяет разницу между количеством единиц и количеством нулей, поступивших между двумя состояниями "Все единицы регистра 12, которые выцеляются блоками 13-15. 2 ил„! 622950

Изобретение относится к электросвязи и может быть использовано в оборудовании контроля и испытаний дискретных сигналов связи.

Цель изобретения — сокращение времени контроля.

На фиг. 1 представлена структурная электрическая схема предлагаемого устройства; на фиг. 2 — временные 1ð диаграммы, поясняющие его работу.

Устройство длн контроля псевдослучайной последовательности (ПСП) двоичных сигналов содержит первый 1 и второй 2 триггеры, первый 3 и второй

4 элементы И, инвертор 5, третий элемент И 6, реверсивный счетчик 7, элемент 8 пуска, индикатор 9 счета, четвертый элемент И 10, индикатор 11 конца счета, регистр 12 сдвига, блок 13 20 переключения, датчик 14 уровня единицы и дешифратор 15.

Устройство работает следующим образом„

При нажатии элемента 8 пуска на 25

S-вход триггера 2 и R-вход триггера 1 поступает уровень логической "1" и триггер 2 устанавливается в состояние

"1" (фиг, 2а), а триггер 1 — в состояние "0" (фиг, 2б). На входы регистра

12 сдвига поступают тактовая частота и сигналы проверяемой ПСП. Сигналом высокого уровня с выхода триггера 2 удеряжвается состояние сброса реверсивного счетчика 7, элемент И 3 за15 крыт„В блоке 13 переключения переключатели устанавливаются в положение, при котором входы деаифратора

15 подключаются к выходам разрядов регистра 12 сдвига по количеству раэ 40 рядов проверяемой ПСП, остальные переключатели устанавливаются в положение, нри котором входы дешифратора 15 подключены к уровню логической "1", формируемому датчиком 14 уровня единицы. Таким образом, вне зависимости от количества входов дешифратора 15 он будет формировать импульсы при поступлении на его вход комбинации, содержащей все единицы в регистре 12 сдвига, которая в каждой

ПСП встречается один раз sa период

ПСП, 3

При формировании импульса на выходе дешифратора 15 (при поступлении

55 в регистр 12 сдвига комбинации всех единиц) положительным перепадом (фиг. 2в) импульса (задним фронтом) триггер 2 переводится в состояние

"0", так как на его D-входе сигнал низкого уровня, а триггер 1 — в состояние "1" (фиг. 2а, б) . При этом снимается сброс с реверсивного счетчика 7, открывается элемент И 3, пропускающий сигналы тактовой частоты, которые "просекают" сигналы единиц (элемент И 2) и через инвертор 5— нулей (элемент И 6) проверяемой ПСП.

На суммирующий вход реверсивного счечика 7 поступают импульсы единиц ПСП, а на вычитающий вход — импульсы нулей ПСП. Одновременно открывается индикатор 9 счета (фиг. 2г), регистрируя процесс счета.

По окончании полного периода ПСП при поступлении второго импульса с выхода дешифратора 15 (комбинация единиц в проверяемой ПСП) триггер 2 остается s состоянии "0", а триггер 1 переводится в состояние "0".

При этом закрывается элемент И 3 и на реверсивный счетчик 7 прекращают поступать импульсы, одновременно прекращает работать индикатор 9 счета, а на входах элемента И 10 появляются сигналы высокого уровня, и индикатор 11 конца счета регистрирует окончание проверки (фиг. 2д). Реверсивный счетчик 7 сохраняет отображение результатов до очередного нажатия элемента 8 пуска (фиг. 2е).

Просчитав все комбинации единиц и нулей в исследуемой ПСП от одного состояния "Все единицы" до следующего, реверсивный счетчик 7 зарегистрирует. одну единицу, так как в любой ПСП количество единиц превышает количество нулей на одну единицу.

Формула изобретения

Устройство для контроля псевдослучайной последовательности двоичных сигналов, содержащее реверсивный счетчик, последовательно соединенные первый триггер, первый элемент И и второй элемент,И, выход которого подключен к входу сложения реверсивного счетчика, последовательно соединенные инвертор и третий элемент И, выход и второй вход которого соединены соответственно с входом вычитания реверсивного счетчика и с выходом первого элемента И, последовательно соединенные регистр сдвига, сигнальный вход которого соединен с входом инвертора и вторым входом второго элемента И, являющимся входом псевдослучайной

22950

С г 2

Составитель В . Слепаков

Редактор С. Пекарь Техред М.Дидык Корректор Н. Ревская

Заказ 115 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

5 16 последовательности устройства, тактовым входом которого является второй вход первого элемента И, блок переключения и дешифратор, выход которого подключен к входу синхронизации первого триггера, и последовательно соединенные датчик уровня единицы и элемент пуска, первый и второй входы и выход которого соединены соответственно с общим проводом питания, с входом уровня единицы блока переключения и с входом сброса первого триггера, о т л и ч а ю щ е е с я тем, что, с целью сокрацения вре мени контроля, введены индикатор счета, второй триггер и последовательно соединенные четвертый элемент И и ин.дикатор конца счета, при этом выход пещифратора и выход элемента пуска подключены соответственно к входу синхронизации и к входу установки второго триггера, вход сброса и вход данных которого и вход установки первого триггера соединены с общим про— водом питания, прямой выход второго триггера подключен к входу сброса реверсивного счетчика и к входу данных первого триггера, прямой и инверсный выходы которого подключены соответственно к входу индикатора счета и к первому входу четвертого элемента

И, второй вход которого соединен с инверсным входом второго триггера, а тактовый вход регистра сдвига соединен с вторым входом первого элемента И.

Устройство для контроля псевдослучайной последовательности двоичных сигналов Устройство для контроля псевдослучайной последовательности двоичных сигналов Устройство для контроля псевдослучайной последовательности двоичных сигналов 

 

Похожие патенты:

Изобретение относится к цифровой технике

Изобретение относится к телеуправлению

Изобретение относится к технике связи

Изобретение относится к передаче данных и более конкретно к передаче блоков данных по каналу связи, в котором скорость передачи изменяется

Изобретение относится к устройству предотвращения ошибок при декодировании множества информационных пакетов, содержащему передатчик, включающий в себя буфер пакетов для формирования информационных пакетов первоначальной информации с использованием блока совместимого со скоростью передачи проколотого сверточного кода, а также приемник, включающий буфер, связанный с каналом передачи и предназначенный для хранения полученных информационных пакетов, полученных от передатчика, и декодер, предназначенный для декодирование одного или более информационных пакетов, сохраненных в буфере, причем в ответ на формирование ошибки при декодировании одного или более информационных пакетов декодер декодирует комбинацию информационных пакетов, в которых сформирована ошибка, и переданную первоначальную информацию получают из любого информационного пакета или из комбинации информационных пакетов, сохраненных в буфере, и в ответ на формирование ошибки при декодировании комбинации информационных пакетов буфер пересылает сообщение автоматической повторной передачи запроса и номера пакета по каналу передачи в передатчик, который передает другие информационные пакеты из множества информационных пакетов

Изобретение относится к беспроводной связи, в частности к сигнализации о размере транспортного блока

Изобретение относится к способу предотвращения ошибок при декодировании для мультимедийных систем

Изобретение относится к области кодирования и передачи криптографических ключей через открытое пространство

Изобретение относится к способам и устройствам для кодирования сигнала беспроводной связи

Изобретение относится к беспроводной связи и предназначено для передачи сигналов канала индикатора гибридного запроса на повторную передачу (PHICH)

Изобретение относится к средствам улучшения коэффициента погрешности на принимаемых словах, многократно передаваемых в сложной окружающей среде. Технический результат заключается в повышении надежности передачи данных, многократно передаваемых в сложной окружающей среде. Добавляют информацию идентификации данных, более короткую, чем совокупность этих данных, и закодированную более надежно, чем они. Идентифицируют каждый поступающий элемент данных или совокупность данных при помощи информации идентификации. Накапливают энергию данных или совокупности данных с одинаковой информацией идентификации. Если накоплено достаточное количество энергии, соответствующую совокупность данных или соответствующий элемент данных считают подтвержденной(ым). 3 з.п. ф-лы, 3 ил.
Наверх