Устройство для отображения графической информации

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в различной электронной аппаратуре в качестве устройства отображения инсЬорма1р-ш. Цель изобретения - повышение быстродействия устройства. Устройство содержит первый 1 и второй 2 регистры , блок 3 управлейия и синхронизации , первый 4 и второй 5 коммутаторы , блок 6 памяти, формирователь 7 видеосигнала с соответствующими связями . Введение первого 1 и второго 2 регистров и второго коммутатора 5, а также разбиение блока 6 памяти на две страницы, попеременно работакнще в режимах записи и чтения, позволили повысить быстродействие устройства за счет сокращения времени записи входной информации. 1 э.п.ф-лы, 4 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕаЪЬЛИН (51)5 G 06 F 3 153

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCMOMV СВИ4ЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЭОбРЕТЕНИЯМ И ОТКРЫТИЯМ . ПРИ 1 11НТ СССР (21) 4646755/24 (22) 06.02.89 (46) 30.01.91. Бюл. М 4 (72) В.Д.Вирютин и С.В.Коновалов (53) 681.327.11(088 ° 8) (56) Заявка Японии Ф 60-117327, кл. G 06 F 3/14, 1985. (54) УСТРОЙСТВО ЛЯ ОТОБ РИСЕНИЯ

ГРАФИЧЕСКОЙ ИНФОР11АЦИИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в различной электронной аппаратуре в качестве устройства отображения информации.

„„SU„„1 24438 А1

Цель изобретения — повышение быстродействия устройства, Устройства содержит первый 1 и второй 2 регистры, блок 3 управлейия и синхронизации, первый 4 и второй 5 коммутаторы, блок 6 памяти, формирователь 7 видеосигнала с соответствующими связями. Введение первого 1 и второго

2 регистров и второго коммутатора 5, а также разбиение блока 6 памяти на две страницы, попеременно работающие в режимах записи и чтения, поэволийи повысить быстродействие устройства за счет сокращения времени записи входной информации. 1 з.п.ф-лы, 4 ил.

1624438

Изобретение относится к автоматике и в11числительной технике и может быть исиольnoBRHo P различн1 и электронной аппаратуре в качестве устройства отображения информации.

11ель изобретения — повышение быстродействия устройства.

На фиг. 1 прелставлена блок-схема предлагаемого устройства; на фиг.2 структурная схема блока управления и синхронизации;на фиг „ 3 и 4 — временнв1е диаграммы -работы устройства.

Устройство содеряа1т первый 1 и второй 2 регистры, блок 3 управления и синхронизации, первый 4 и второй 5 коммутаторы, блок 6 памяти, формирователь 7 видеосигнала. Блок 3 управления и синхронизации содержит первь1й элемент НЕ 8, первый 9 и второй 10 0 элементы И, первый 11 и второй 12 формирователи импульсов, синхронизатор

13, второй элемент HF. 14, первый 15 и второй 16 элементы HJIH, дешифратор 17, первый 18 и второй 19 элементы задерж-?5 ки, входы ?О и 21, выходы 22-3?.

1 .IoK 6 памяти разбит на JIPP страницы. В то время как из одной страницы информация считывается, B Лругую записываются вхопные данные. Каж- 30 дый цикл обращения к блоку 6 памяти режимы работы страниц меняются. 3То позволяет повысить бь1стродействие устройства за счет сокращения времени записи вхолной информации.

Устройство для отображения графической и1гформации работает следующим образом °

Работа устройства возможна с различными скоростями ввода информации 40 в асинхронном режиме записи на фоне непрерывного считывания на экран монитора, при этом максимальная скорость ввода информации при определенных условиях может достигать скоро- 4 сти считывания информации. Во всех остальных случаях скорость ввода информации обеспечивает ие менее половины скорости считывания. Рассмотрим работу устройства в условиях максимальной скорости ввода информации, равной скорости считывания, когда источник информации, BI.IJIBpàÿ длиные о кадре изображения, обеспечивает последовательное обращение к ячейкам памяти блока 6 памяти, что будет со55 ответствовать непрерывной записи информации от начала строки (телевизионного копра) к ее концу.

Входная IIIIII?oðìàöèÿ, содержащая адрес и да11ные, поступает по шине входной информации параллельным кодом на входы рег11строн 1 и 2. На второй вход 21 блока 3 полается младший разpBJI адреса (ХО) Ii. .oäíoão кода, а На первый вход 20 блока 3 llncтупает сигнал обращеншя записи (Обр. Зп. ) . В бло. ке 3 при этом формируетея сигнал записи в регистр 1, JIII6O в регистр 2 в зависимости от четности или нечетности младшего разряца. IJIopMI poBBHHe сигналов записи в регистры 1 или 2 производится элементом HF. 8, элементами И 9 и 10 и формирователями 11 и

12 импульсов с помог1ью JIByx сигналов

ХО и ХО (младших разрядов записи и

I считывания), при этом ХО инвертируется элементом НЕ 8 и подается соответственно в прям.м и инверсном ниле на входы лементов И 9 и 10.

Сигнал ХО подается на вход эле мента И 9 в грямом ниде, а на вход элемента И 10 в инверсном виде. В ре-. зультате на выходе элемента И 9 (временные лиаграммы на фиг. 3 II,а, ) появляется сигнал coBIIBJeHIIB по положительному ypopHKI He e Hol.o адреса ХО, причем положение импул1,са привязано к интервалу времени считывания псрBрй группы бл са 6 памяти.<формирователь 11 импульсов обеспечивает необходимую длительность импул1 са. Лналогичная

I ситуация совпадения ХО и ХО происходит на элементе И 10, но в связи с

1 тем, что сигналы ХО, ХО подаются здесь в противофазе (и:1версные), сигнал совпадения появляется при поступлении четного адреса записи (ХО), а его временное положение привязано к интервалу времени считывания второй страницы (6.?) блока 6 памяти (фиг.3 к,h,М) .

Формирователь !2 импульсов выполняет те же функции, 1то и формирователь 11. 1(мпульсы записи в регистры

1 и 2 показаны На фиг.3, в и H. Таким образом, входная информация заIIIIoIIPBexcB B peI lIcxpII 1 и 2, причем в регистр 1 записывается нечетная посылка, а в регистр 2 — четная (Фиг.3 и,р).

Регистры 1 и 2 связаны многоразPBZHI.IMII lIIIIHBMII BJIPeCB O KOMMyZBXOрами 4 и алреса соответственно. На

ЛРУГIIP MHOI OPB ЭРЯЛН IE BXOJIbl КОММУтаторов алреса полкпючены шины адресoB считывания, поступающие из блопиен пр» и:»в»-,игся на»,е»»»»»фра» . р 17 подачей на его вхоп, сигнала Ог р/Зп.

На входы блока 6 памяти с «»ходов регистров 1 и ? соответственно подаются данные, подлежагп»е записи. Выходная информация блока 6 памяти в процессе считывания послсдовательно поступает на формирователь 7 видеосигнала, предста«ляющ»»»» собой трехвходовую схеМу И»П1, гд» прог»сходит логическое сложение с кадровыми на выходе 23 и строчными на выходе ?2 гасящими импул=сами. C выхода формирователя 7 видеосигнал поступает на монитор, На монитор подаются так— же строчные на выход 24 и кадровые на выход 25 синхроимпульсы (ССИ, КГИ) синхронизатора 13.

Существуют режимы работы устройства, когда при записи входной информации ксординаты младщего разряда (ХО) точек изображения последовательно не изменяются. Такая ситуация возникает при прочерчивании на экране монитора вертикаль»»сй линии. В этом случае запись вхорног» информации будет происходить только в один регистр (1 или ?) либо четньв1, либо нечетный (временные диаграммы I»a фиг.4 I»,Z,g,),И). При этом происходит потеря вхор,ной»»Hhnpb»a»»HI», в частности теряется третья, пятая, седьмая и т.д. посьь»»ки, т.е. KB»I»»7RR ВТо рая. Чтобы этогo HP происходило,необходимо уменьшать скорость ввода информации вдвое относительно скорости считывания. Нз этой же диаграмме (фиг.4К,»1, М и »») показана запись входной информации без потерь).!

Выходные сигналь» элементов ИЛИ 15 и 16 подключены также к входам разрешения выхода первой и второй страниц блока 6 памяти соответственно, обеспечиная положительным уровнем выбор данных при считывании. Гигналы управления запись-считывание (Зп/Сч) блока 6 памяти формируются из сигналов, поступающих с третьего выхода и выхода младшего разряда группы выходов синхронизатора 13 (f д„и XO ) та т на дешифратор 17. Один из них (декодирование состояния "0") использу40 ется для управления записью-считыванием перной страницы (6.1) блока 6 памяти, другой (декодирование с.остояния ? ) для управления записьюсчитыванием второй страницы. Сигналы Зп/Сч (с выходов дег»г»фратора 17

"0 и 2 ) поступают на входы элементов 18 и 19 задержки, для получения необходимого временного положения сигнала Зп/Сч. Запись данных в блок 6 памяти обеспечивается отрицательным уровнем сигнала Зп/Гч (временные диаграммы на фиг. 3 r,»7), причем формирование сигнала записи (отрицательного уровня) происхорит толь55 ко при наличии положительного уровня сигнала обращения записи (временные диаграммы на »»»Hr. 3 с). Упрп«ление разрешением формирования сиг»»г»ла заФормула из с>брет ения

1. Устройство для отображения графической информа»»г»г», содержаг»ее блок управления и синхр низ зцг»г», пер«ьп» коммутатор, блок памяти, формирователь видеосигнала, выход которого является гыходом г идеосп гнала устройства, а первьп» и втор< и сипхровхоры подключены cooTRpTcTI»p» к первому и второму выходам бзока упра«ленпя и синхронизации, третий и етяертый Bbfходы которого янляютсp. c(отве7 стве«но первым и вторым с»»г»хро«»»ходами устройства, а выходы групп»» <»ед»»»»е»»»» с информационными «хо:»»ì» lnt»» ой группы первого коммутатора, »и.::. ы группы которого подключе»п» к и.-; i »! .-t «.сора»»

5 16? 44 ка 3. Переключение адресов записисчитывания коммутаторов 4 и 5 осуБ»ествляется сигналом управления, формируемым блоком 3. Формирование сигнала управления коммутаторами произ5 водится на элементах ИЛИ 15 и 16 сложением прямого сигнала ХО Г (младшего разряда адреса считывания) с сигналами кадровых и строчных гасящих 1О импульсов (КГИ, СГИ) на элементе ИЛИ

15 и инверсного сигнала ХО с сиг/ налами КГИ и СГИ на элементе ИЛИ 16.

Положительный уровень выходных сигналов элементов ИЛИ 15 и 16 определяет прохождение через коммутаторы 4 и 5 адреса на вход блока 6 памяти адреса счить»вания а отрицательный — адреса записи (временные диаграммы на (фиг.3 F,h).. Сложение сигнала, прав- 20 ления коммутаторами с импульсами

КГИ и СГИ позволяет производить запись информации в блок 6 памяти дополнительно во время обратного хода луча электронно-лучевой трубки (ЭЛТ) 25 как по строкам, так и по x,»äðàì.

t6?4438 первой группы блока памяти, о т лича ющееся тем,что,сцелью поньш ения быстродействия устройства, оно содержит первый и второй регистры и второй коммутатор, информационные входы первой группы которого подключены к выходам группы блока управления и синхронизации, пятый и шестой выходы которогo соединены соответственно с первым и вторым входами выбора режима блока памяти, а седьмой и восьмой выходы — с входами записи соответственно первого и второго регистров, выходы группы которых подключены к информационным входам вторых групп соответственно первого и второго коммутаторон, а выходы — соответственно к первому и второму информационным входам блока памяти, первый и второй вйходы которого соединены с информационным входом формирователя видеосигнала, а адресные входы второй группы — с выходами группы второго коммутатора, 25 управляющий вход которого подключен к первому входу разрешения выборки блока памяти и денятому выходу блока управления и синхронизации, управляющий вход которого является управляющим входом устройства, а десятый выход соединен с управляющим входом первого коммутатора и вторым входом разрешения выборки блока памяти, информационные входы первого и второго

35 регистров являются адресным входом устройства, вход младшего разряда которого соединен с синхронходом блока управления и синхронизации. ,40

2. Устройство по п. 1, о т л и, — . ч а ю щ е е с я тем, что блок управления и синхронизации содержит первый и второй элементы НЕ, первый и второй элементы И, первый и второй формирователи импульсов, первый и вгорой элементы ИЛИ, первый и второй элементы задержки, дешифратор, синхронизатор, выход младшего разряда выходов группы которого соединен с первым информационным входом дешифратора, первым входом первого элемента ИЛИ, входом второго элемента

НЕ, первым входом первого элемента

И, ныход которого подключен к входу первого формирователя импульсов, а второй нлод — к входу первого элемента HF., выход которого соединен с первым входом второго элемента И, выход которого подключен к входу второго формирователя импульсов, а второй вход — к выходу в1 орого элемента

HF. и первому входу н горого элемента

ИЛИ, второй вход которого соединен с первым BblxApoM синхронизатора и вторым входом первого элемента ИЛИ, третий вход которого соединен с третьим входом второго элемента ИЛИ и вторым выходом синхронизатора, третий выход котороГо подключен к нгорому информационному входу дешифратора, первый и второй выходы которого соединены с входами соответственно первого и второго элементов задержки, стробирующий вход дешифратора и вход перного элемента HF. являются соответственно управляющим входом и синхровходом блока, выходы группы синхронизатора являются выходами группы блока, первый, второй, четвертый и пятый выходы синхронизатора, выходы первого и второго элементов задержки, первого и второго формирователей импульсов, второго и первого элементов

ИЛИ являются соответственно первым— десятым выходами блока.

I 62 ч4 33

16?4438 и

ХО

И

Р

С м и

Редактор й. Середа

Заказ 190 Тираж Подписное

ВНЙЙПИ Государственного комитета ло изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г . Ужгород, ул. Гагарина, 101

Imm

,,го д г д

ЦЗц . Ч

Составитель В.Шувалов

Техред i!.дид,к Корректор Н.Ревская