Устройство цифровой фазовой автоподстройки частоты

 

Изобретение относится к радиотехнике и технике связи и может исполь-зовги ся при когерентной обработке фазоманипулированных сигналов. Цель изобретения - обеспечение синфазности входного и выходного сигналов при фазовой манипуляции входного сигнала-180°. Устройство содержит первый 1 и второй 2 элементы И, реверсивный счетчик 3, управляемый делитель 4 частоты, опорный генератор 5, усилительограничитель 6, формирователь импульсов 7, первый 8 и второй D-триггеры, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, инвертор 11, делитель 12 частоты на два. Цель достигается за счет введения D-триггеров, элемента ИС- КЛ ОЧЛЮЦ1Е ИЛИ, ингг-QTOpd и делителя частоты на два, что позволяет для определения направления подгтргйкм фтзы стробчлр о в а ., входной -. и г и ч п дпажды за полупериод i поспедую у сравнением ре зулыатов глрэбирования Гил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Ф

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4262452/09 (22) 15,06.87 (46) 07.02.91. Бюл. l4. 5 (71) Новосибирский электротехнический институт связи им.Н.Д.Псурцева (72) В.Н,3yee, Е.Ф.Кваршин и А.М,Штанюк (53) 621.396.662 (088.8) (56) Авторское свидетельство ССС Р

М 853796, кл. Н 03 L 7/06, 1979. (54) YCTPOMCTBO ЦИФРОВОЙ cDA30HOVI

АВТОПОДСТРОЙКИ ЧАГТОТ!з! (57) Изобретение относится к радиотехнике и технике связи и может исполь.зоват..ся при кдгерентной обработке фаэоманипулированных сигналов. Цель изобретения— обеспечение синфазности входного и вы„„5Q„„1626382 А1 ходного сигналов при фаэовой манипуляции входного сигнала 180 . Устройство содержит первый 1 и второй 2 элементы И, реверсивный счетчик 3, управляемый делитель 4 частоты, опорный генератор 5, усилительограничитель 6, формирователь импульсов

7, первый 8 и второй 0-триггеры, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 10, инвертор 11, делитель 12 частоты на два. Цель достигается за счет введения 0-триггеров, элемента VICКЛ . 3-IkI0I tI:-Е ИЛИ, ин; ртора и делителя частоты на два, что позволяет для определения направления подстргйки ф-1зы строМрова-, входн,зй ..иго:: дважды за полупериод: последую 1 сравнен 1ем ре. эультатов стрэбирования ". ил.

1626382

Изобретение относится к ргдиотехнике и технике связи и может использоваться в устройствах когерентной обработки фазоманипулированных сигналов.

Цель изобретения — обеспсчение синфазности входного и выходного сигналов при фазовой манипуляции входного c«r«aпа 180О.

На фиг. 1 представлена структурная электрическая схема устройства цифровой фазовой автоподстройки частоты; на фиг. 2 — эпюры напряжений в различных точках схемы,.поясняющие ее работу.

Устройство (фиг.1) содержит первый 1 и

10 второй 2 элементы И, реверсивный счетчик

3, управляемый делитель 4 частогы, опорный генератор 5, усилитель-ограничитель 6, формирователь 7 импульсов, первый 8 и второй 9 О-триггеры, элзмент ИСКЛЮЧА<0ЩЕЕ ИЛИ 10, инвертор 11, делитель 12 частоты на два.

Устройство работает следующ<<м образом.

Особенность работы устройства заключается в том, что дпя определения «вправления подстройки фазы выходного колебания входной фаэоманипулирован ный сигнал стробируется дважды эа пол; период, а само направление подстройки фазы находится путем равнения знаков результатов первого и второго стробирсвания.

Рассмотрим работу устройства для случая. когда выход»<ое колебание о<стает на г от вхоцного фаэоманипулированного сигнала. Временные диаграммы иллюстрируют наиболее общий случай, когда длительность посылки фазоманипулированного сигнала не кратна периоду несущей;; манипуляция производится при произвольном значении фазы несущей. Входной фазомани tynttpnванный сигнал (фиг,2а) поступает на усилитель-ограничитель 6. Получен н ы и после ограничения двоичнь<й сигнал (фиг,2б< подается на инфорл<ационнь<е входы первого 8 и второго 9 D-Tðèããåðoâ. Hp. тактовые входь; триггеров поступают противофазные последовательности импульсов удвоенной частоты (фиг.2в,г) с выходов управ< яемого дегителя 4 частоты. Передние фро<пь первой последовательности импульсов (фиг.2в) совпадают с фронтами и срезами в»<ход< ого двоичного сигнала всаго устроиства (не показаны). В MQMBHTbl, соответ<:твующие передним фронтам этих последовательностей, первый 8 и второй 9 0-триггеры срабатыва»от, и таким образом осущестг<пяа3ся стробирование ограниченного фазол<анипулированного сигнала. Результаты стробирования (фиг.2д,е) с выходов этих григгеров поступают на элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ 10. Напряжение с его выхода (фиг.2ж) подается на вторые входы элементов И 1 и

2, на первый элемент И 1 непосредственно, а на второй элемент И 2 через инвертор 11.

На первые входы первого 1 и второго 2 элементов И подаются короткие импульсы удвоенной частоты (фиг,2э) с выхода формирователя 7 импульсов. Элемент ИСКЛЮЧА<ОЩЕЕ ИЛИ 10 и элементы И 1,2 с инвертором 11 выполняют операцию сравнения результатов стробирова«ия ограниченногс входного фазсманипулированного сигнала.

Импульсы, появля<с.циеся на выходах первого 1 и второ. о 2 элементов И, являются сигналв<1и, указь<»3ающими I рабу t400 HBправла 3ие подстройки фазы выходного колебания. В рассматривае.-ом случае принято, что с фрон <ами (момеHT 3<4è перехода через сред.",:. . уровень, выходного колебания <;ob«I». цены передние фронты парной псследогптельности удвоенной частоты (фиг.2<3). На фиг 2 показано, что короткие импульсы удвоенной частоты (фиг,2з) посгупа<сг на первый 1 и второй 2 элементы

И на интервале врамени с момента появления переднего фрон3а первой по"ледовательности уд сенной час<с» до момента появления перед«;.гс фронта второй последовательности, двоенн< и частоты (фиг,2г), При этих условиях . а требуемое направле»lw< подстройки фа ы в сторону отстаивания ук <зь<ва<от импульс: I < а в lxo, е первого элел<ента И 1 (фиг.2и), С; адует о<метить, ч3 на выходе элел<е<3тов И 1,2»3 моментом

<<а»<ипуляции, воз 40 <<0 попвпа 3ие сди»<оч«»Ix ложнь х импульсов. Пример такогс пжного импульса похазан на диа<рамме

,фиг.2к), Но эти;<<3»1»<о <»<ь<е импульсы не на,тушаю1 работу устройства, тзк KBI< импупьoL c выходов элеменгоь .1 1.2 поступа<от на реварсивный с <етчик 3 усредняютс<.

ilосигнP!lа. .;<а епсл» ения реверсивного счетчика 3 происходи с<днократ»<се увели «»иа коэффиц;<ента деления управлпал:сг<3 делителя 11 част,.>ты, Ф<3о ITbl последова гальн <ста, уд;<оа:;; o,l частоты «а

Е<О ВЫХОДЕ СДПИГаЮтСЯ U С- «ОНУ r3ilB >?b<ванин. Соотва;с<звано из"", Hÿåòoÿ фаза колебания .«а вь ходе gene Ten<3 12, Разность фаз <. ежду I

Ilî,IcTр Jéки Ilроисхсдп< доте,с пор, пока ппс. а с <еред» ого ..<пу . са переполнения рев>ар<3<<в»«3го счетчика " выходное I,GncbBHvle из отста сще<о»н< <;та»<:; . Ii<3/ жа<сщ< м. Соотватстваl

Составитель А.Кабанов

Техред М,Моргентал Корректор А.Осауленко

Редактор В.Данко

Заказ 285 Тираж 448 Подписчое

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 пульсы на выходе второго элемента И 2, и направление подстройки фазы выходного колебания изменяется на противоположное.

Таким образом, в устройстве установится режим динамического равновесия, при котором выходное колебание с точностью, определяемой шагом подстройки, будет синфазно с входным фазоманипулированным сигналом, Формула изобретения

Устройство цифровой фазовой автоподстройки частоты, содержащее первый и второй элементы И, последовательно соединенные реверсивный счетчик, управляемый делитель частоты, счетный вход которого подключен к выходу опорного генератора, причем выходы первого и второго элементов

И соединены со счетными входами реверсивного счетчика, а также усилитель-ограничитель, вход которого является входом устройства, и формирователь импульсов, о тл и ч а ю щ е е с я тем. что, с целью обеспечения синфаэности входного и выходного сигналов при фазовой манипуляции входного сигнала 180, в него введены первый и второй О-триггеры, информационные входы которых подключены к выходу усилителя-ог5 раничителя, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены с выходами первого и второго 0-триггеров, инвертор, вход которого подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, и делитель

10 частоты на два, выход которого является выходом устройства цифровой фазовой автоподстройки частоты, при этом управляемый делитель частоты выполнен с прямым и инверсным выходами, которые подключены к такто15 вым входам первого и второго 0-триггеров соответственно, один из которых соединен также с входом формирователя импульсов, выход которого подключен к первым входам первого и второго элементов И, вторые входы

20 которых соединены соответственно с выходами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и инвертора, а вход делителя частоты на два подключен к одному иэ выходов управляемого делителя частоты.