Цифровой обнаружитель гармонических составляющих дельта- модулированных сигналов

 

Изобретение относится к технике цифровой обработки сигналов и может быть использовано в электрои радиосвязи для обнаружения гармонических составляющих дельта-модулированных сигналов. Целью изобретения является повышение помехозащищенности и точности обнаружения . Устройство содержит блок 1 синхронизации , постоянный запоминающий блок 2, первый 3 и второй 4 сумматоры по модулю два, первый 5 и второй 6 реверсивные счетчики , первый 7 и второй 8 блоки сумматоров по модулю два, компаратор 9, сумматор 10, коммутатор 11 и пороговый блок 12. Поставленная цель достигаемся введением компаратора 9 и коммутатора 11, обеспечивающих подключение к дополнительным входам сумматора 10 выходов первого 7 или второго 8 блока сумматоров по модулю два в зависимости от их наибольшего значения. 2 ил. Ј

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (s1)s Н 04 Q 1/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4652391/09 (22) 20.02.89 (46) 07.02.91. Бюл. М 5 (72) Ю.О.Охлобыстин (53) 621.395.632(088.8) (56) Брунченко А.В, Цифровые обнаружители гармонических составляющих для сигналов с адаптивной дельта-модуляцией,—

Электросвязь, 1987, N 10, с. 19-21. (54) ЦИФРОВОЙ ОБНАРУЖИТЕЛЬ ГАРМОНИЧЕСКИХ СОСТАВЛЯЮЩИХ ДЕЛЬТАМОДУЛИРОВАННЫХ СИГНАЛОВ (57) Изобретение относится к технике цифровой обработки сигналов и может быть использовано в электро- и радиосвязи для обнаружения гармонических составляющих дельта-модулированных сигналов.

Целью изобретения является повышение помехозащищенности и точности обнаружения. Устройство содержит блок 1 синхронизации, постоянный запоминающий блок

2, первый 3 и второй 4 сумматоры по модулю два, первый 5 и второй 6 реверсивные счетчики, первый 7 и второй 8 блоки сумматоров по модулю два, компаратор 9, сумматор 10, ксммутатор 11 и пороговый блок 12. Поставленная цель достигается введением компаратора 9 и коммутатора 11, обеспечиваюы(их подключение к дополнительным входам сумматора 10 выходов первого 7 или второго 8 блока сумматоров по модулю два в зависимости от их наибольшего значения. 2 ил.

1626461

10

Изобретение относится к технике цифровой обработки сигналов и может быть использовано в электро и радиосвязи для обнаружения гармонических составляющих дельта-модулированных сигналов.

Целью изобретения является повышение помехоэащищенности и точности обнаружения.

На фиг,1 приведена структурная схема устройства; на фиг.2 — графики зависимости результата от фазы обрабатываемого сигнала.

Устройство содержит блок синхронизации, постоянный запоминающий блок (ПЗБ)

2, первый 3 и второй 4 сумматоры по модулю шва, первый 5 и второй 6 реверсивный счетчики, первый 7 и второй 8 блоки сумматоров по модулю два, клмпаратор 9, сумматор 10, коммутатор 11 и пороговый блок 12.

Устройство работает следующим обра. зом.

Входной дельта-модулированный сигнал (тип дельта-модуляции может быть достаточно произвольным: линейная дельта-модуляция, адаптивная и т.n., важно лишь, чтобы на интервале (цикле) обработки шаг обработки квантования можно было считать примерно постоянным) с помощью первого 3 и второго 4 сумматоров по модулю два перемножения на весовые коэффициенты, соот, ветственно S и С, которые считываются из

ПЗБ2 и равны S = з!дп(з1п(2_#_ fpnt)) и С =

=sign(cos(2 4пТ)), где sign — знаковая функция; fp — частота, подлежащая обнаружению; Т вЂ” период дискретизации дельта-модулированного сигнала; n — порядковый номер, соответствующий позиции символа дельта-модулированного сигнала в одном цикле обработки.

Если ) ) Т вЂ” длительность одного цикла обработки, то О. < n < N — 1, В начале каждого цикла обработки первый 5 и второй 6 счетчики обнуляются сигналом, подаваемым от соответствующего выхода блока 1 синхронизации, Выходные сигналы первого

3 и второго 4 суммирования по модулю 2 воздействуют на входы управления направлением счета первого 5 и второго реверсивных счетчиков и к концу каждого цикла на их выходах появляются двоичные числа А и В, определяемые выражениями

N 1

А =, > Х (пТ) з!дп(з1п(2л fpt)); (1) р =0

N 1

B =,), Х (пТ) з!дп(соз(2л fpt)); (2) п =0 где X(n Т) — входной дельта-модулированный сигнал.

Эти величины являются приближенными выражениями интегралов, вычисляемых при оптимальной неконгерентной обработке сигналов, результат V1 которой для случая обнаружения гармонического сигнала частоты с неизвестной начальной фазой имеет вид

Т2

Ч =(А + В ) "=Цy(f) Х т1 х sin 2 л fptdt) +

Т2

+(f X(f) cos 2л1 tdt ) . (3)

r1 где (T2 — Т1) — длительность одного цикла обработки, при этом А =А1: В = В1. Пои цифровой обработке интегралы заменяются соответствующими суммами, что соответствует их приближенному вычислению по формуле прямоугольников, кроме того, синусоидапьные и косинусоидапьные компоненты квантуются на два уровня, что позволяет производить,умножения под знаком сумм в (1) и (2) на одноразрядные весовые коэффициенты, считываемые из

ПЗБ2, и испольэовать в качестве перемножителей первой 3 и второй 4 сумматоры по модулю два. Старшие разряды первого 5 и второго 6 реверсивных счетчиков определяют знак числа, а первый 7 и второй 8 блоки сумматоров по модулю два служат дпя вычисления модулей величин А и В, сложение модулей и сравнение полученной величины с некоторым порогом осуществляются соответственно сумматором 10 и пороговым блоком 12. в результате чего принимается решение о наличии ипи отсутствии гармонической составляющей частоты fp в спектре дельта-модулированного сигнала X(n T).

Оценка амплитуды гармонической составляющей производится на основе сложения модулей величин А и В, вычисляемых в соответствии с выражениями (1(и (2). При этом вычисление результата фильтрации B сумматоре 10 производится по правилу

V2= 2(lAI + I В I + max(IAI, I B I}). (4)

Решение о том, какая иэ величин (А) и (В) является наибольшей, принимается компаратором 9, выходной сигнал которого, поступает на управляющий вход коммутатора

11, обеспечивает подачу на дополнительные

-входы сумматора 10 наибольшей из величин (А) и (В).

Приближенное сравнение точности вычислений в известном и предлагаемом устройствах можно провести исходя из того, что, как указывалось, величины А и B соответствуют интегралам в выражении (3) и

1626461 приближенный анализ точности вычислений может быть произведен в области непрерывного времени т.

Подставляя гармонический сигнал X(t) =

=V sin(2 f + р) в подинтегральные функции равенства (3) после взятия интегралов, получаем

А1=А = Л вЂ” (sin Лвс — sin р); (5)

V й)

В1 = В = - — (cos p — cos (Л ю Т + p ) );(6)

V где Ëèã- расстройка относительно частоты, фаза сигнала X(t) при Лco= О

А =Ч совр; В = Ч sin rp и ре ультаты Ч вычислений, проводимых в известном (Чз) и предлагаемом (Чг) устройствах производятся по правилам

Чз = V (1cos rp i + Isin р1); (7)

Чг= -(Icosp I + Ising I +

2

+ max (Icos pl,Isin pl() (8)

На фиг.2 приведены зависимости Va(p) и Чг(р), где в обоих вариантах сохраняется некоторая зависимость от фазы р. МаксиЯ альная относительная погрешность вычислений для известного устройства составляет Vß вЂ” 1 =. 0,414, в предлагаемом устойстве 2 — 1 = 0,115 (экстремум находится для Чг подставкой корня уравнения

d Чг ар

= О в выражение (8), т,е. точность вычислений в предлагаемом устройстве повышена примерно в 4 раза.

Формула изобретения

Цифровой обнаружит ель гармонических составляющих дельта-модулирован5

35 ных сигналов, содержащий последовательно содиненные блок синхронизации и постоянной запоминающий блок, первый и второй выходы которого соединены соответственно с первыми входами первого и второго сумматоров по модуля два, вторые входы которых являются входом цифрового обнаружителя, последовательно соединенные сумматор, к входам которого подключены выходы первого и второго блоков сумматоров по модулю 2, и пороговый блок, первый и второй реверсивные счетчики. соответственно объединенные входы сброса и синхронизации которых подключены соответственно к второму и третьему выходам блока синхронизации, а выходы первого и второго сумматоров по модулю два подключены соответственно к входам управления первого и второго реверсивных счетчиков, выходы старших разрядов которых соединены соответственно с первыми входами первого и в.орого блоков сумматоров по модулю 2, причем вторые входы первого блока сумматоров по модклю 2 соединены с соответствующими выходами младших разрядов первого реверсивного счетчика. а вторые входы второго блока сумматоров по модулю 2 соединены с соответствующими выходами младших разрядов второго реверсивного счетчика, от л и ч à lo щ и и C ятем, что. с целью повышения помехоэащищенности и точности обранужения, введены последовательно соединенные компаратор, входы которого соединены с выходам первого и второго блоков сумматоров по модулю 2, и коммутатор, выходы которого соединены с дополнительными входами сумматоров, входы которого объединены с информационными входами коммутатора.

1626461 аЧ) вЧ!

ЩиФ. 2

Составитель В, Паницкий

Редактор Н. Лазаренко Техред М.Моргентал Корректор M. щароши

Заказ 289 Тираж 379 Подписное

8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-35. Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r, Ужгород, ул.Гагарина, 101