Специализированный процессор для цифровой фильтрации

 

Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки сигналов. Цель изобретения - расширение функциональных возможностей за счет выполнения рекурсивной фильтрации. Поставленная цель достигается за счет того, что в состав устройства входят регистр 1, умножитель 2, накапливающий сумматор 3, блок 4 памяти, регистр 5, счетчик 6, регистр 7, счетчик 8, коммутатор 9, дешифратор 10, блок 11 постоянной памяти и дешифратор 12 команд. 3 ил.

союз советских социАлистических

РЕСПУБЛИК (я)5 G 06 F 15/353

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4668052/24 (22) 28.03.89 (46) 28.02.91. Бюл. йв 8 (72) А.И.Тяжев, А.М.Глотов, Е,В.Козьяков и В.М.Замский (53) 681.32(088.8) (56) Каппелини В. Цифровые фильтры и их примененйе. М.: Энергоатомиздат, 1983.

Электроника, 1986, йв 5, с.67. (54) СПЕЦИАЛИЗИРОВАННЫЙ ПРОЦЕССОР ДЛЯ ЦИФРОВОЙ ФИЛЬТРАЦИИ,,5U,, 1631558 А1 (57) Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки сигналов. Цель изобретения — расширение функциональных возможностей за счет выполнения рекурсивной фильтрации. Поставленная цель достигается за счет того, что в состав устройства входят регистр 1, умножитель 2, накапливающий сумматор 3, блок

4 памяти, регистр 5, счетчик 6, регистр 7, счетчик 8, коммутатор 9, дешифратор 10, блок 11 постоянной памяти и.дешифратор

12 команд. 3 ил;

1631558

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки сигналов, Целью изобретения является расширение функциональных возможностей за счет выполнения рекурсивной фильтрации, На фиг.1 изображена функциональная схема специализированного процесса; на фиг,2 и 3 — временные диаграммы его работы.

Специализированный процессор содержит регистр 1, умножитель, накапливающий сумматор 3, блок 4 памяти, регистр 5, счетчик 6, регистр 7, счетчик 8, коммутатор

9, дешифратор 10, блок 11 постоянной памяти (микрокоманд) и дешифратор 12 команд.

Специализированный процессор работает следующим образом.

На первый вход процессора поступают цифровые отсчеты входного сигнала Х(пТ), а на второй вход — весовые коэффициенты из внешнего ПЗУ. Адресная шина внешнего

ПЗУ подключается к второму выходу процессора. На тактовый вход поступают тактовые импульсы частотой fz. Коэффициенты пересчета счетчиков 6 и 8 одинаковы и равны N. Ha первый выход специализированного процессора поступают цифровые отсчеты выходного сигнала Y(nT). Режим работы устройства определяется логическими уровнями на управляющих входах устройства.

Амплитудно-частотная характеристика фильтра, построенного на основеспециализированного процесса, определяется значениями весовых коэффициентов.

Рассмотрим работу специализированного процессора в режиме рекурсивного цифрового фильтра, состоящего из каскадно соединенных рекурсивных звеньев второго порядка. При этом число звеньев L = --N/а, где а — количество периодов тактовой частоты, необходимое для обработки одного звена. В этом режиме состояние управляющих входов следующее: С1 = 1; С2 = 1; СЗ

=1.

На выход коммутатора 9 подключается счетчик 6 таким образом, что с адресным входом блока 4 соединяются все разряды счетчика 6, кроме первого и .третьего. Это обеспечивает повторение ячеек блока 4 памяти в процессе вычислений.

Значение выходного отсчета Y(nT) вычисляется по формулам:

Ч(пТ) = M X(nT) + А1 Ч((п-1 )Т) +

+ Аг - V((n-2)T); (1)

Y(nT) = ВО V(nT)+ B1 V((n — 1)T)+

+ B2 V((n-г)Т), (2) где n — номер входного отсчета;

45. входной отсчет Х(пТ) на шаге N — 1.

50 На третьем шаге блок 4 переключается

5

Х(пТ) — значение входного отсчета;

V(nT(, V((n-1)Т), V((n — 2)Т) — значение выходного отсчета рекурсивной части звена в настоящем и двух предыдущих циклах вычислений;

ВО, Â1, В2,A1,А2 — весовые коэффициенты фильтра;

M — масштабирующий коэффициент.

Максимальный коэффициент передачи рекурсивной части звена Кмакс > 1, поэтому на входе фильтра предусмотрен масштабирующий коэффициент М, величина которого выбирается из условия М 1/KMBKc

Коэффициенты А1 и В1 могут принимать значения от 2 до -2, поэтому, чтобы избежать переполнения в умножителе, следует использовать половинные значения коэффициентов, значения которых по модулю не превышают единицу.

С учетом этого в формуле (1) вместо произведения А1 V((n — 1)Т) следует записать (0,5 А1 V((n — 1)Т) + 0,5 А1 Ч((п — 1)T), Аналогичные изменения в формуле (2).

На нулевом шаге, т.е. при нулевом состоянии счетчика 6, регистр 1 находится в режиме "Хранение", блок 4 памяти — в режиме "Чтение", регистр 7 — в режиме "Хранение", регистр 5 — в режиме "Чтение".

На входы умножителя 2 подаются сомножители V((n — 1)T) из блока 4 и 0,5 А1 из внешнего ПЗУ. В накапливающий сумматор

3 записывается результат предыдущего умножения.

Следующим импульсом fy содержимое счетчика 6 увеличивается на единицу. Из накапливаю@его сумматора 3 в регистр 5 записывается результат вычислений Y((n—

1)Т) предыдущего цикла. Импульсом с выхода блока 11 накапливающий сумматор 3 обнуляется и в него записывается произведение 0,5 А1 V((n — 1)T). На вход умножителя поступают сомножители V((n — 1)Т) из блока 4 и 0,5 А1 из внешнего ПЗУ.

На втором шаге результат умножения записывается в накапливающий сумматор

3, в умножитель 2 поступают сомножители

V((n-2)T) из блока 4 и коэффициент А2 из внешнего ПЗУ, В регистр 1 записывается в режим "Хранение", в накапливающий сумматор 3 записывается произведение

V((n — 2) Т) А2. На входы умножителя поступают входной отсчет X(nT) с выхода регистра 1 и масштабирующий коэффициент М из внешнего ПЗУ.

На четвертом шаге регистр 1 переключается в режим "Хранение". На входы умножителя 2 поступают сомножители V((n-1)T) из блока 4 и 0,5 В1 из внешнего ПЗУ. В

1631558 накапливающий сумматор 3 записывается произведение X(nT) .М.

На пятом шаге иэ накапливающего сумматора 3 в регистр 7 записывается выходной отсчет рекурсивной части звена V(nT).

На входы умножителя 2 поступают сомножители V((n-1)Т) из блока 4 и 0,5 В1 из внешнего ПЗУ. Накапливающий сумматор 3 обнуляется и в него записываетсяпроизведение V((n — 1)Т) 0,5 В1.

На шестом шаге в накапливающий сумматор 3 записывается произведение

V((n — 1)Т) 0,5 В1, а на вход умножителя поступают сомножители V((n-2)T) из блока 4 и коэффициент В2 из внешнего ПЗУ.

На седьмом шаге блок 4 памяти переключается в режим "Запись" и в него по адресу, где находился отсчет V((n — 2)Т), записывается из регистра 7 значение отсчета

V(nT), которое одновременно поступает на один вход умножителя 2, в то время как на другой вход умножителя 2 иэ внешнего ПЗУ поступает коэффициент ВО, В накапливающий сумматор 3 .. записывается произведеке V((n — 2)Т) В2.

На восьмом шаге заканчивается вычисление входного отсчета У (пТ) первого-звена, который записывается в регистр 7.

Значение Y(nT) является входным отсчетом для второго звена. Накапливающий сумматор 3 обнуляется и в него записывается произведение V ((n — 1)Т) 0,5 А1, Нэ входы умножителя 2 поступают сомножители

V ((n — 1)Т) из блока 4 и 0,5 А1 из внешнего

П3 У.

Далее процесс вычислений повторяется. Выходной отсчет очередного звена является входным для последующего.

Таким образом, на вычисление выходного отсчета затрачивается восемь периодов частоты 1т, отсюда количество звеньев

L= N/8.

Выходкой отсчет Y(nT) рекурсивного фильтра записывается во второй регистр 5 на первом шаге второго цикла вычислений.

После каждого цикла вычислений второй разряд адреса блока 4 инвертируется в коммутаторе 9, т.е. старший и младший элементы задержки меняются местами, что эквивалентно сдвигу отсчетов в элементах задержки.

При значении управляющих входов

С1 = О, С2 = 1, СЗ = 1 дешифратор 12 команд формирует управляющие сигналы, под воздействием которых дешифратор 10 совместно с блоком 11 дополнительно формирует сигналы записи на (N/2-1) шаге и чтения на (N/2+ 3) шаге для регистра 1, íà (N/2+ 1) шаге — сигнал записи для регистра 5, Кроме того, регистр 7 переключается в режим

"Хранение" на (N/2+3) шаге, чтобы исключить передачу выходного отсчета первого фильтра на вход второго, Таким образом реализуются два рекурсивных цифровых фильтра (РЦФ) иэ N/16 рекурсивных звеньев второго порядка, При значении управляющих входов

С1 = О, С2 = 0, C3 = 1 дешифратор 12 команд формирует управляющие сигналы, под воздействием которых дешифратор 10 совместно с блоком 11 дополнительно формирует сигналы записи на (N/4 — 1), (N/2 — 1) и (3N/4 — 1) шагах и чтения íà (N/4+3), (N/2+3) и (ЗМ/4+3) шагах для регистра 1, íà (N/4+1), (N/2+1), {ÇN/4+1) шагах — сигнал записи для регистра 5. Кромс того, регистр 7 переключается в режим "Хранение" на (k/4+ 3), (М/2+3) и (ÇN/4+3, шагах, чтобы исключить передачу выходного отсчета одного фильтра на вход другого. Так реализуются четыре

РЦФ из N/32 звеньев.

Рассмотрим работу специализированного процессора в режиме нерекурсивного цифрового фильтра. Порядок фильтра определяется коэффициентом пересчета счетчиков 6 и 8 и равен i ; 1. Входы управления режимом работы в этом сл,чае подключены к нулевому потенциалу, т.e. C! = С2 = СЗ = О.

Выходной отсчет Y(nT) нерекурсивного цифрового фильгра определяется по формуле

N — 1

Y(nT) = X((n — l)T) В . (3) ! =о

На первый вход устройства поступают отсчеты входного сигнала X(nT), а на второй вход — коэффициенты фильтра из внешнего

ПЗЧ, адресный вход которого соединяется с вторым выходом специализированного процессора. На тактовый вход поступают тактовые импульсы с частотой 1т,на выход— выходные отсчеты Y(nT).

На выход коммутатора 9 переключен выход счетчика 8, который и определяет адрес блока 4. Нэ счетный вход счетчика 8 поступают тактовые импульсы с выхода блока 11, Регистр 7 в работе не участвует и переключен в режим "Хранение". На нулевом шаге, когда счетчики 6 и 8 находятся в нулевом состоянии, из внешнего ПЗУ на один вход умножителя 2 поступает коэффициент ВО, на другой вход с выхода регистра

1 — отсчет входного сигнала X(nT), записанный на предыдущем шаге. Одновременно блок 4 переключается в режим "Запись" и по нулевому адресу происходит запись отсчета X(nT) входного сигнала. В накапливающий сумматор 3 записывается произведение X((n — 1)Т) ВО.

1631558

Следующим импульсом fr содержимое счетчиков 6 и 8 увеличивается на единицу, Регистр 1 переключается в режим "Хранение", блок 4 — в режим "Чтение", Из накапливающего сумматора 3 в регистр 5 записывается результат предыдущего цикла вычислений выходного отсчета У((п — 1)T), накапливающий сумматор 3 обнуляется и в него записывается произведение Х(пТ) ВО, На входы умножителя поступают сомножители X((n — 1)Т) из блока 4 и В1 внешнего ПЗУ.

На втором шаге в- накапливающий сумматор 3 записывается произведение

X((n-1)T) В1, На входы умножителя 2 поступают сомножители X((n 2)Ò) из блока 4 и В2 из внешнего ПЗУ.

Так продолжается до (N — 1) шага. При этом счетчики 6 и 8 находятся в состоянии (N-1). На входы умножителя 2 поступают сомножители X((ri — N-1)T) из блока 4 и B(N-1) из внешнего ПЗУ, В накапливающий сумматор 3 записывается произведение

X((n — N-2)T) B(N — 2). В регистр 1 записывается отсчет Х((п+1)Т) входного сигнала.

Следующим импульсом 1т счетчик 6 переключается в нулевое состояние, а на счетный вход счетчика 8 этот импульс не поступает и его содержимое не изменяется.

Блок 4 переключается в режим "Запись". Из регистра 1 отсчет Х((п+1)Т) поступает на один вход умножителя 2 и одновременно записывается в блок 4 по адресу (N — 1), т.е. в ячейку, где находился отсчет X((n — N — 1)Т). На другой вход умножителя поступает коэффициент ВО из внешнего ПЗУ, В накапливающий сумматор 3 записывается произведение X((n — N-1)T) B(N 1).

Следующим импульсом 1т содержимое счетчиков 6 и 8 увеличивается на единицу, На входы умножителя 2 поступают сомножители X(nT) из блока 4 и коэффициент В1 из внешнего ПЗУ. Из накапливающего сумматора 3 выходной отсчет Y(nT) записывается в регистр 5, накапливающий сумматор обнуляется и в него записывается произведение X((n+1)T) ВО.

Далее цикл повторяется, Таким образом, сдвиг отсчетов в ячейках блока 4 памяти осуществляется путем сдвига ячеек блока 4 относительно адресов ячеек ПЗУ, При значении управляющих сигналов

С1 - О, С2 = 1, СЗ - 0 дешифратор 12 команд воздействует ва управляющие входы коммутатора 9 и дешифратора 10. При этом на выход коммутатора 9 подключаются все разряды второго счетчика 8, кроме старшего.

На старший разряд. выхода коммутатора 9

35 подключается старший разряд счетчика 6.

Это необходимо для разделения области ячеек блока 4 на две части: соответственно для первого и второго фильтров. Порядок фильтра в этом случае равен (N/2 — 1). Дешифратор 10 совместно с блоком 11 дополнительно вырабатывает следующие сигналы "Запись" в регистр 1 на (N/2) шаге, "Обнуление" накапливающего сумматора 3 на (N/2+1) шаге, "Запись" в регистр 5 на (N/2+ 1) шаге. Таким образом реализуются два нерекурсивных фильтра порядка (N/2 — 1). При значении управляющих сигналов С1 = 1, С2 = 1, C3 = 0 дешифратор 12 команд воздействует на управляющие входы коммутатора 9 и дешифратора 10. При этом на выход коммутатора 9 подключаются все разряды счетчика 8, кроме двух старших (последнего и предпоследнего). На два старших разряда (последний и предпоследний) выхода коммутатора 9 подключаются старшие (последний и предпоследний) разряды счетчика 6. Это обеспечивает разделение области ячеек блока 4 на четыре части— соответственно для первого, второго, третьего и четвертого фильтров. Порядок фильтра в этом случае равен (N — 1). Дешифратор 10 дополнительно вырабатывает следующие сигналы: "Запись" для регистра 1 íà (N/4 — 1) и на (Зй/4 — 1) шагах, "Чтение" для регистра

1 на (N/4) и (ÇN/4) шагах, "Обнуление" накапливающего сумматора 3 на (N/4 + 1) и (3N/4+1) шагах. .Таким образом реализуются четыре нерекурсивных фильтра порядка (N/4 — 1).

Формула изобретения

Специализированный процессор для цифровой фильтрации, содержащий первый и второй регистры, первый счетчик, блок памяти, умножитель и накапливающий сумматор, причем выход первого регистра подключен к информационному входу-выходу блока памяти и первому информационному входу умножителя, выход которого подключен к информационному входу накапливающего сумматора, выход которого подключен к информационному входу второго регистра, выход которого является информационным выходом процессора, информационным входом которого является информационный вход первого регистра, второй информационный вход умножителя является входом задания коэффициентов процессора, тактовым входом которого являются соединенные между собой счетный вход первого счетчика и входы синхронизации умножителя и накапливающего сумматора, отличающийся тем, что, с целью

1631558

10 igodpi 5тнп У

1 у- - g / 3456 У 8 Я 1011180t65

Р д ф

Х б

ЯОЕ 1

7 д

Вцхп1ы 6лОХ0 В

2 расширения функциональных возможностей за счет выполнения рекурсивной фильтрации, в него введены третий регистр, второй счетчик, дешифратор команд, коммутатор, дешифратор и блок постоянной памя- 5 ти микрокоманд, выходы с первого по девятый которого подключены соответственно к тактовому входу второго регистра, входу обнуления накапливающего сумматора, входам управления записью и чтения 10 блока памяти, входам разрешения приема и выдачи первого и второго регистров и счетному входу второго счетчика, информационный выход котордго подключен к первому информационному входу коммутатора, вы- 15 ход которого подключен к адресному входу блока памяти, информационный выход первого счетчика подключен к второму информационному входу коммутатора и первому входу дешифратора, выход которого подключен к адресному входу блока постоянной памяти микрокоманд, вход управления чтением которого подключен к тактовому входу процессора, входом выбора режима которого является вход дешифратора команд, первый и второй выходы которого подключены соответственно к управляющему входу коммутатора и второму входу дешифратора, выход накапливающего сумматора подключен к информационному входу третьего регистра, выход которого подключен к первому информационному входу умножителя и информационному входу-выходу блока памяти.

1631558

Уходы &аа К1

TiwmoEoid Aud

Ут

Ут

К-1 лг.1 О 1 Г д Ф!

2 г

Х

Е

8

Выт5ы 6лпкп В

1 г мг. Ю лог.1 лог.1

5 б

У лг.1 лог.t

Составитель А.Баранов

Техред М.Моргентал . Корректор С.щевкун

Редактор А;Лежнина

Производственно-издательский комбинат "Патейт", r Ужгород, ул.Гагарина, 101

Заказ 548 Тираж 405 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5