При этом режиме могут присутствовать как четные, так и нечетные гармоники. Каждая гармоника в данном рвкиме содержит прямую, обратную и нулевую составляющие, причем независимо от того, имеется ли данная гармоника во всех трех фазах или только в двух или в одной фазе.
Согласно принципу наложения мгновенный ток любой ветви схемы равен сумме мгновенных токов отдельных гармоник. Аналогично мгновенное значение напряжения на любом участке схемы равно сумме мгновенных значений напряжений отдельных гармоник на этом участке. Расчет производится для каждой из гармоник в отдельности с помощью следующих примеров.
Амплитудное значение напряжения прямой последовательности k-й гармоники определяется по выражению
1 ной гармоники вычисляется по формуле
Таким образом, определив действующие значения напряжений обратной и нуленой последовательностей, можно найти следующие значения ПКЭ: коэлфициент обратной последовательности, который определяется как отношение действующего значения напряжений обратной последовательности к действуюц1ему эначению напряжения ос1633368 новной частоты прямой последовательности (X) 2
oSp K — — (13)
) U sng1
2 коэффициент нулевой последовательности как отношение действующего значения напряжения нулевой последовательности к действующему значению напряжения основной частоты прямой последовательн!
О (14) 15
"о коэффициент искажения кривых несимметричных напряжений трехфаэной сети, который определяется отношением действующего значения высших гармоник напряжения U пп к действующему значению напряжения основной частоты пря и последовательности (X) Кнс = 100 (15) отклонение напряжений в трехфазной сети определяется по формуле
" пр "ном °
Измеритель работает в три этапа. 35
Первый этап. Фаэные напряжения
UA(t), U8(t), Uc(t) сети через wacштабный преобразователь 1 одновремен" но поступают на преобразователи 2-4 аналог — код соответственно. В пре- 40 образователях 2-4 аналог — код происходит преобразование этих аналого- вых величин в цифровые коды, которые затем записываются в блоки памяти
5 - 7 соответственно. Работой преобра-45 зователей 2-4 и блоков 5-7 памяти управляет блок 37 управляющей памяти.
Второй этап. После заполнения блоков 5-7 памяти данными измеритель переходит в режим обработки. Тактовые импульсы из блока 37 поступают на счетчик 9 текущей выборки четного номера ш-х импульсов и на счетчик 11 текущей выборки нечетного номера ш-х импульсов выходы которых соедийены с входом блока 37 через счетчик
10 номера k-й гармоники (3) . Счетчик 10 переходит в следующее состояУ ние по сигналу переноса счетчиков
9 и 11, т.е. после окончания вычислений текущей гармоники. Выходные коды счетчиков 9 и 10, начиная с нулевых значений, поступают на умножитель 14, куда заведен выход блока
12 числа 2/М, а выходные коды счетчиков 10 и 11, начиная с первых значений — на умножитель 13, куда заведен выход ПЗУ также числа 2/М, и на выходах умнсюкителей 13 и 14 формируются значения текущих аргументов функции косинуса и синуса, равные
2 и (2m -1) k 4m k — — — — — — и ---- соответственно
М M (3) .
Сигнал с выхода умножителя 13 поступает на входь1 эадатчика 16 функции косинуса и эадатчика 18 функции синуса, на выходе которых образуют
2 «(2m — 1) k величины cos u
2Й(2ш — 1) k
sin — — — — — - которые поступают
М е на умножители 23 и 24 соответственно. Сигнал с выхода умножителя 14 аналогичным образом поступает на выходы эадатчика 15 функции косинуса и задатчика 17 функции синуса, на выходе которых образуются величины
4нпй . 4ппй
cos -- — и sin ---- которые затем
M М поступают на умножители 21 и 22 соответственно. На другие входы умножителей 21 и 22 прикладывается текущее значение выборки четного номера m-x кодов ординат, поступающих иэ блоков
5-7 памяти через коммутатор 8 фаэ, который под воздействием блока 37 поочередно подключает их к входу счетчика 19 текущей выборки четного номера m-х кодов ординат, причем выход счетчика 19 соединен с входами умножителей 21 и 22. Аналогичным обраэЬм на другие входы умножителей 23 и 24 прикладывается текущее значение выборки нечетного номера m-x кодов ординат через счетчик 20. Так как здесь же в умножителях 23 и 24 происходит
2 «(2ш-1)k умнсакение значений U cos (Ьн-i J М
2 <(2ш — 1) k и U sin — — — -- — -- соответственМ- l М но на коэффициент 4, поступающий из блока 12, то на их выходах формируют2к (2ш-1)k ся значения 4U;.- icos ---- — --- и
М
2 н(2ш — 1)k
4U, sin — — — — — — которые затеи
<2>- 1 M поступают на сумматор-накопитель 29
1633 чем с выходов умножителей 21 и 22 значения, cooTBeTCTByxJI!SIe крайним ординатам, поступают на д(пгифраторы
25 и 26 кодов двух крайних . рдинат, а остальные — на сумматорьl ínкопители 27 и 28 соответственно.
В блоках сумматоров-накопителей
27 и 28 формируются колы суммы
Vl2-,M(2-(<Ъ т.
4Iimk, . 4» mk
U cos ---- и Н s in
l(Jc I
2m) М вЂ” (2 с" Г Г
lJI-I (которые затем поступают на y?I!low(JJTBли 31 и 32, куда заведен 1 ыхсд блока 12 числа 2 и и;. вь(хол ум(? ожителсй 31 и 32 формирун!тся эна (с !?ия
М(2 л m l 2 (,,л
4» mk,=, . 4 i!mk
2 0 И, cos ---- JI 2 > sin---— inm) М
III 1
m.i
На выходах деш?(фратс рс<((25 и 26 кс - дов двух крайних эначс ний ординат . л формируются значс ния (1! (o) - .. cos -II 1 )
- (o (м, V(»,1 S 1n (! k COOTBE T(TBc lI Jl
С в?гсо (оь qeJJJJI(JJp
25
30 крайних значений орди(«т, ум(;сжит(ля
31 и блока сумматс ра-, зк(??(: г чя .. 1?а/ ч ения (V (()) — 1. 1,1 соя . » (();
М(2 - I < l,"(I I" (44 и?1с — .2 1
m . <
2 (2m-1) k
i(C OS --------- C OiJTBf т(T J? (II JI:. i!< г Q
М лают на с умматор 33, с г?? (. . i,: > г(?1ф— ратора 26 кодов двух кр,.??i.: ний срлинат, ум((о(сит .: 3 !I с ?о(;?
30 сумматора-накопителя з(!.?ч(J ия
М(2-( «l:ak
Г в in 2kk 2 .0 U, 1л — --- и
m=I
l .М (2 л — 2 i(2« i — 1) <(4 . U ып (;(,тветст(2m-(1 l 1 венно — на cумматор 34.
ТаКИ."; абра ЭОМ, B (Г?(Мс тrn;I. : 33
34 после sa(Iep! I(JI?!s ?в(.i,.l лаботы с<(eт«иков 9 и 11 ф .р.. !;r J! значс— ния действительной и: ((1(; », .:3. те!
50 вк(ражс((ия 3), т с ..,(В „. Кых(д! сумл!атороB 33 и 34 и:",? Il ? ч; к Вхо дам квадратсра 35, кото(. I. (р,? н;. плачее?I для возведения B J.BS;;р;:т, сумми55 рс вания и изнлече.(ия ?,::: (раз;«-;г к(р— ня vэ суммы хе=яра г-, . BI.". J
4н mk
5 и 1(,sin ---- соответственно при»
368 . 10 теля 36. Здесь происходит умножение абсолютного значения Sk на коэффициент, который поступает из блока 12.
Выходная величина умножителя 36 является амплитудным значением k-Й гармоники и поступает на блок 111 регистрации. Для определения начальной фазы k-й гармоники выходные сигналы сумматоров 33 и 34 поступают на делитель 38, где происходит вычисление (\ величины «, которая поступает на задатчик 39 функции арктангенса, выходной сигнал которого прикладывается к дешифратору 40 знака.
В зависимости от определенного знака фазы спектральной плотности 1(, в сумматоре 41 происходит или сложе.Л. (! ние величины 61, с величиной — пос2 тупаюш(ей иэ блока 12, или вычитание в с оответствии с формулой (7) . Выходная информация сумматора 41 предста ляет собой фазу k-й гармоники и лoc Tупает на блс к 111 регистрации.
Выходные и нформа ции счетчика 10, iwJIr>JxJJT(..i-.я 36 и .умматора 41 также
:,nHñ(:;",J!r2ccr в олоках 43-45 памяти через ?со..(?(утатор 42 фаэ, цикл nàáoòbJ к(.ор . о c?IJIxpu?IBo с циклом рь.оты комм..з .т >ра 8 Фяэ (»суп.есз влястся б. Ioxol 3 7 . Счетчик 10 номера гармс ники ?lb(i(;I t г на б.! r. к 111 регис.трации ном(р а нали-,ируемо! гармо(пики и на ,с; рс?! с Во у? р зг (ения сигнал об окончании анализа данной реализации
ci:гнала, зап?(сан??о1 (в каждом из блоков — 7 iisx! J:ти, и также сбрасывает
?i,". I C BO." C nC TOa (Н(С ??V!ХОД НОЙ суммnòoðoâ-накопитечс и 27-30 после
« !(али за оч ер еднс(й гармоники . После этогr; устр(йство управления переходит к следуюп(е?.у этапу.
Tpe", и. этап. !1осле заполнения блоков 3-45 памяти данными измепи". ель заново г? ереходит ь ремлм обраб о1 ки Сигнал с вк(хода блока 43 памяти поступает (((входы задатчика 52 фупxiglи косинуса и задатчика 59 функ-!
iJIJI (.и! уса, на в(!x
1633368
70 и 71 образуются значения U к
2IIk 35 соз(Ц + ---) и U sin(ro + ---)
3 вм, к -т ек 3 ) причем с выхода умножителя 70 значение U K cos(lf к+ — — ) поступает на
40 сумматор 81, а с выхода умножителя 71
2Ф 1с значение U sin((II + — -) — на сумLUNIK вк 3 матор 83. Сигнал с выхода блока 44 памяти также поступает на вход сум- 45 матора 51, на другой вход которого
41Ik поступает значение --- иэ умножите3 ля 47, где производится умножение ко4 9 эффициента — на величину k поступа- 50
Э ющую из блоков 43-45 памяти, На выходе сумматора 51 формируется значе4 k
<и + — -) 5K 3 пает на входы задатчиков функции косинуса 55 и функции синуса 62, на выходе которых образуются cos((0 + — — ) вк 3 ходах умножителей 66 и 67 формируются начения 0Ам К сов А,к и Бдм, < sin(p> к причем с выхода умножителя 66 значение U<>„cos Q> к поступает на сумматоры 80, 81 и 84, а с выхода умножителя 67 значение UAM к sin(p,1к — на сумматоры 82, 83 и 85.
Сигнал с выхода блока 44 памяти поступает на вход сумматора 48, на
2fk другой вход которorо поступает
3 иэ умножителя 46, куда заведен вы2 ход блока 12 числа --, и значение
К, поступающее из блоков 43-45 памяти. На выходе сумматора 48 образует2иk ся значение (<„в + — -) которое
3 затем поступает на входы задатчика
54 функции косинуса и задатчика 61 функции синуса, на выходе которых
2Qk формируются величины cos((+ — -)
2 Й k
3 и sin ((д + --- ) которые затем вк 3 поступают на умножители 70 и 71 соответственно.
На другие входы умножителей 70 и 71 прикладывается текущее значение U кодов амплитуды к-й гармовм,к ники фазы В, поступающее иэ блока
44 памяти, и на выходах умножителей
Афти и з1n(g „+ ---), которые затем посту-. пают на умножители 72 н 73 соответственно. На другие входы умножителей 72 и 73 прикладывается значение U „, к иэ
1 блока 44 памяти, а на выходах умножителей 72 и 73 образуются значения
4иk соз((1Вк + --) и Б < sin(LP <<+
АМИТ
+ ---), причем с выхода умножителя 72
4и 1с значение U cos(g + ---) поступаSM к к ет на сумматор 80, а с выхода умножителЯ 73 значение 118м к s in (Ч в к+ 3 )
Ф на сумматор 82. Сигнал с выхода блока 44 памяти также поступает на входы эадатчнка 57 функции косинуса и задатчика 64 функции синуса, на выходе которых получаются значения cos(f SK и sin() которые затем поступают на умножители 76 и 77 соответственно.
На другие входы умножителей 76 и
77 прикладывается значение U „ иэ блока 44 памяти, а на выходах умножителей 76 и 77 формируются значения
UgM K cos (gK H Бвр K sin(f выл при этом с выхода умножителя 76 значение
U „cosg „поступает на сумматор 84, с выхода умножителя 77 значение
UsM. к sх" М sx Ha сумматор
Сигнал с выхода блока 45 памяти поступает на вход сумматора 49, на другой вход которого поступает эна нk чение — — иэ умножителя 47. На выхо3 де сумматора 49 формируется значение
4пk (g + ---) которое затем поступает
3 на входы эадатчиков функции косинуса
56 и функции синуса 63, на выходе которых образуются значения cos (g „+
+ ---) и sin(
0см,к cos(g<„+ ) U«к sin(g«+
+ — — ), причем с выхода умнажителя
74 значение U „ K cos(Ep к + ---) пос!
1633368!
4 тупает на сумматор 81, а с выхода умножителя 75 значение U s in (1„»» +
4>»» !с см, к тск
+ — — ) — на сумматор 83.
Сигнал с выхода блока 45 памяти
5 поступает на вход сумматора 50, на другой вход которого поступает значение — — иэ умножителя 46. На вы10 ходе сумматора 50 образуется значение (Ц!с»»+ — — ), которое затем поступает на входы эадатчиков функции косинуса
53 и функции синуса 60, на выходе ко- !5 торых получаются значения cos (С „+
2nk 2нk
+ ---) и sin(P + ---) которые
3 с" 3 поступают на умножители 68 и 69 соответственно. На другие входы умножи20 телей 68 и 69 прикладывается значение U иэ блока 45 памяти, а на выходах умножителей 68 и 69 Формиру2>»k ются значения 0с„к соэ(чт ск + -"--) и 25
U „„к sin(g < + ---), причем с выхоI 3 да умножителя 68 значение U cos (Чт +
2 смк ск
2»»!с
+ ---) поступает на сумматор 80, а
3 30 с выхода умножителя 69 знлчспие
U sin(»»» + )»»n cy»»>„» rnp 82, 3
Сигнал с Вь»хода блока 4 5»»л»п» ">» прикладывается на входы злдлт»их<>н функции косинуса 58 и функции ги» уса 65, на выходе которых»! с>м»»ру» тся значения cos P », и sing, кото k > рые затем поступают на умножите .и
78 и 79, на другие вхссды»сс:торь»х
40 прикладывается значение Н „ из блока 45 памяти. На выходах ум»»о>з»те: е. .
78 и 79 образуются значения Il асов>1»с„ см,к см,к sing« жителЯ 78 значение Г м „созс >с „пос>тУ- 45 пает на сумматор 84, а с»»»r>.nла умно«см,K sin g ск сумматор 85. таким образом, на выходе с ум»>лтора 80 получается знлчение дейстнит»;»ьной составляющей k-й гармоники напряжения обратной нос»пецовлтс>.»ь ности, а на выходе сумматора 82 — зн;.. »ен»»е ее мнимой составляющей (9) . На выходе сумматора 81 д>ормируется значение действительной части k-й гармоники
55 напряжения прямой после>донате:»ьности, а на сумматоре 83 — значеннс: еp... ..1»»r» мсй части (8) . Аналогично на в»»ходе сумматора 84 образуется действитепьная часть k-й гармоники напряжения нулевой последовательности, а на выходе сумматора 85 - значение ее мнимой части (10) °
Выходы сумматоров 80 и 82 подключе. ны к входу квадратора 86, который предназначен для возведения в квадрат и суммирования квадратов. Выход квадратора 86, где формируется значение квадрата амплитуды k-й гармоники напряжения обратной последовательности г соединен с умножителем 91.
Здесь проводится умножение абсолют2 ного значения 1зо „, хна коэффициент
1/2, который поступает из блока 12.
На выходе умножителя 91 получается квадрат действующего значения
z которое поступает на вход блока 94 сумматора-накопителя, на другой вход которого поступает эначе1 ние Н, ospH3 фильтра 89 постоянной составляющей напряжения обратной последовательности, вход которого соединен с другим выходом квадратора 86.
R блоке 94 сумматора-накопителя фор мируются коды суммы (11) .
Б»,»ходь» сумматоров 81 и 83 подключе»»ы к входу квлдрлтора 87, на выходе которог > образуется значен.»е
> с Выхоr! квадратора 87 сс.едннен с умпожителем, куда заведен выход
НЗУ 12 числа 1 >?. Нл в»»ходе умножи2 теля 92 Формирус тся значение Ur» к
»», к/2 ) первля глрм> цикл ьс>т >рого постуйлет нл в: од фильтр . 100»>ьделент»я первой
r лрмонп пи,,» лыс»»»»» е гармоники — на вход бл.» л 95 су .маr<>p;»-»»льо»»»»теля.
На вьгхс>де блс кл 9 5 с ум»»лт орл-накопит с»я обрл уюте»» коды су;.мм квадратов
»,> 2 — U > pa
k 2
Вых >дни vc,,s» сум:»лторов F4 и 85 подкл»»не»»ь» к входу квлдратора 88. На выходе квадратора 88 полу»лет -.я зна2 чение Б„„,> <, котсрое поступает на вхс>д уь»»»о»сителя 93. Здесь производится 5м»»ожение знлчсния UH h на
»»,»». к
>;оэффицие>»т 1/2, которь;и поступаетиз НЗУ 12. С в»,»хода умножителя 93 ,й квадрат действующего значения " gn»cl поступает ил вход блока 96 сумматора-накопителя, на „ругой вход которого пост ттает значение из кв дратора
88 через Фильтр 90 постоянной составляющей напряжения нуле> ой пс следовател ьн ос ти . На выходе б»» о»са 96 суммас
l6
1633368
15 тора-накопителя формируются коды суммы (12) .
Для определения коэффициента несимметрии напряжений выхсдные сигна5 лы сумматора-накопителя 94 и фильтра
100 первой гармоники поступают на делитель 97, где производится вычисление подкоренного значения формулы (13), которое затем с выхода делите- 1ð ля 97 поступает на вход блока 101 извлечения квадратного корня, с выхода которого — на умножит ель 105.
Здесь производится умножение абсолютного значения Йс> ня коэффициент
100, который поступает из блока 12.
С выхода умножителя 105 коэффициент . сс>>ь>метр>1>! С- „,(11 пос> упяет ня блок
1 I1 регистра>ВИ!., >1!я o:>p< дес>е>!11>1 коэфф >II>te>t a lteypc!1,!!Оп«пенности напряжений н!<>ходные с! !11>ялы сумматора-накопителя 96 и ф!<л> rp=! 100 II ep>>o>f > apt>oft>tf«r поступают и;! дел>>тель 99, на выходе которог О получя ется подкор е>!1>ое значение 25 формулы (14), которое затем поступает ня блок 10! пзвпечения квадратно го кор!!я, я»а выходе блока 104
11 . IUI 0<1 0111 (>1 КВ<ЗДР <>т>! 0Г О,OP ff>1 фОРМИ р у".тс>1 at!cn:.!ют>!с!е 1!ячение еоэфф>11, и О и ен <;1 неурявногеще!!нос ш>, которое
I поступает ня вход умножителя 10, куд 1 завсдел выход блока 12 числа
100. Гыходная вел>1>ина ум>!ожителя
107 я в!>я стся коэ!>>фици е!!том неуравно35 в "пенности Я, (7) и поступает на цо б".oê 11 per>!cтряц>>и.
От кл он е ние 1>япр я жени и в тр ехфа з! Ой ос ти с предел с тся путем вьг!Италия ня с.;р.ь>аторс 108 аналоговой опор- 40 поЙ cтяб>>лr>>>oft <10 амплитуде велич>>Hbl из tf<>то !1>1>кя 110 01!Орного 1>япряжения, r p eonpaoyerto> пр с.образовятсл ем 109 в
1>ифр ОВ <<>!> и 3 вьГсод >! Ой велllчп f!L> филь Гpя 100 в!1!елс нllя I!epВОЙ I apffof!>tf(f1 45 в-эчисляемой !i блоке 103 извлечения квядрятногс ксрня в соответствии с формулой (16) . IIa вь>ходе сумматора
108 tIo« faeтсs! значение отклонения няпряжс ний, которое посту>!яет на блок 1 I I регис" pя1В>и.
Для ВьР>псле 1!и!! кОэффипиентя ис кя— т ения кривых несимметричHbIx напряжений выходнь!е сиг>!ялы сумматора-накопителя 95 и фильтра 100 первой гармоники поступают на делитель 98, ня выходе которого образук<тся коды отношения в cooTreTcтвии с формулой (15) . Еоц с гыхс<дя делителя 98 постус пает ня вход блока 102 извлечения квадратного корня, с выхода которого код поступает на вход умножителя
106, где производится умножение этого сиг наля на коэффициент 100, поступающий из ПЗУ 12. С выхода умножителя
106 получается коэффициент несинусоидальности (%), который поступает на блок 111 регистрации. Блок 37 управлян>щей памяти синхронизирует работу вс ех узлов и змерителя .
Пспо»з>тельнь>м эффектом изобретения является то, что в отличие от известного измерителя, которнй не позволяет измерять симметричные составляющие напряжений промьпчленной сети, и в
Отли л>е от бя зовых объектов (и змерите!>r нес.!11!метри>1 цифровой 43204 и анализаrop гармоник электрической сети цифровой 43250), первый из которых не позволяет достоверно оценивать несимметр >ю в нелинейных сетях, а второй — несинусоидяльность несимметрич«fIx режимов, предлагаемый цифровой пзмер>:тель обеспечивает повышенную точность и расширение функциональных возмож!!остей, тяк как он позволяет и ff! p>lòr,, кроме несимметрии (коэф, и!ц<ентов сбрятной и нулевой послеrIn1>aT .1ьнс стей) „и несинусоидальность (! оэ<, фи ци ент ис каж ения кривь>х несимметричнь!х напряжений), и отклонение няпряж< ний в трехфазных электрических сетях Общег 0 назначения как в линей— ньв., ";-:. и fi нелинеш>ых на основе и! иного у<>етя их взаимосвязи, а также совместногo и одновременного их возд. Йствия на работу приемников электро-персии, a ro полностью отражает нару<»е>!и<- фу::.кционяльных свойс в элек>;»l reeкой энергии и реальные фи-!
И>вские прсцессы в действующих сеГях
Ф О р у л а и з о б р е т е н и я
Цифровой измеритель показателей ка ества электрической энергии трехфаэ>>ой сети, содержащий масштабный преобразователь, входи которого являются >нформяционными входами из<мерит "л>1, первый преобразователь анал<;г — код, первый блок буферной памяти, первый коммутатор фаз, первый и второй счетчики> блок регистрации
Ф с пер вогo пО четвертый умножители, первь>й зядятчик функции синуса и первый зад,>тчик фу>!книи косинуса, пер17
10
20
30
50
55 вый и второй CtJIоки сумматорoB накопителей, первый делитель, первый сумматор, п ер вый квадратор, дешифратор знака, задатчик функции арктанг енса, блок постоянной памяти, информационный выход которого подключен к счетному входу первого счетчика, первым кодовым выходом подключенного к счетному входу второго счетчика, перль<ми кодовь<л<31 выходами соединенного с адресным входом блока управляюшей памяти, вторые кодовые выходы первого счетчика соединены с входами первого сомножителя первого умножителя, вход второго сомножителя, входы псрвых слагаемых первого и второго блоков сумматоровнакопителей и первый информационный вход блока регистрации соединены с вторым кодовым выходом второго счетчика, выход первого умножителя с< единен с входами первого saj,aT«IIFca функции косинуса и первого эадатчика функции синуса, выходи которых соединены с входами первых сомножителей второго и третьего умножителс!! соответственно, выходы котopi rx со»динены с входами вторых сомножит лей первого и второго блоков с.ул!л(, т((т(накопителей сooTR»тстт(еннп, вь<хп;< квадратора через четвертий у.-!н(1,к;(т лt, соединен с вторым вхс(дпм pel.ttc Tji;! Top,i к третьему входу кот ро<< !1<3дкд!<. I(в вьгход первого делит(ля «< р» эа:i 1:Г"!ик функции арктангенса, д(.I!IF! ителя четвертого умножи геля и с вх и «м в Орого слагаемого первого сумл(ITopB, первый выход мас1!!табнпгп пр( вых< ды к< т !рых подключенl 1 И 1!< (0(1..! 1 !3ИОI< II l <М 1 Х OJI, 1М ВТ РР ОГ O и I реT< гг i!!I!.(л!1! !!х (! .,(1 ми рвог(: коммут» г ((B фаз, псрвии Rbl-.
x од и Г р н и г и к o«FI ут» т пр а фа з с o c < I FI BI!
-О < i!< Tl Ь(Л! ВХ«,"Ot! (Г ТЬЕ((ТОГО ГЧЕТЧ11ка, вых э-.3л(31 1!o,tbjlt(1 l(1(ог
ВТ Ор ЫХ С < Мl l ОЖI<Т Е;I » и Р T C (> ПI O И Tp c . Т Ь егп умножителей, а IIT<<рпй выход пер—
ВОГО КПММУТатОР,1 ф;1 Э СОЕДИНЕН СО
С .ЕТНИМ ВХОДОМ ПЯТОГO СЧЕтЧИКа, ВЫходами соединсн!!О1 и с входами первых ссмножит»лей шестого и седьмого умнож11т(1»11> cIIHKPoFII : ojt бпо1 л "FI(»авляю ш»й памяти по;<к.!к че1! к сче1ному входу третьего счет в(ка, в(входом п(ремеЩЕ !НЯ СПЕДИ(.el!I!OF О СО СЧ»ТГНЛМ ВХОДОМ второг< счетчика, втс - ие I С ВХОДЯ МИ П»P F,ЬIХ С ОМI! О (ИТ ЕЛ Сй третьего и четвертого блоков сумматОрОв !(ако1!!!телей1> с первым информаци О(! ItbIM вх Одпл! втор Ог е коммутатора фа 3> кодс вые выходь! треT I åão счетчи1633368 ка соединены с входом второго сомножителя пятого умнажителя, выход которого подключен к входам второго задатчика функции косинуса и второго задатчика функции синуса, выходы которых соответственно подключены к входам вторых сомножителей шестого и седьмого умножителей, выходами соответственно соединенных с входами вто- 1О рого сомножителя третьего и четвертого блоков сумматоров-накопителей, выход третьего блока сумматоров-накопителей подключен к входу первого слагаемого второго с умматора, а выход четвертого блока сумматоров-накопителей — к входу первого слагаемого третьего сумматора, выход нтарога умножителя соединен через первь(й дeшифратор кодов с входом стробиронания второго сумматора, а выход третьего умножителя через второй дешифратор кодов — с входом стробиравания третьего сумматора, выходы первого и второго блоков сумматоров-накопи- 25 телей соответственно соединены с входами первых сомножителей васьмаго и девятого умножителей, выходами соответственно подключенных к входам второго слагаемого второго и третьего сумматоров, выходы которых параллельно подключены к соотнетству1гг<1им входам первого делителя и входами операндов первого квадратара, выход четвертого умножителя соединен с
35 вторым информационным входом второго коммутатора фаз, третий информационный вход которога соединен с выходом первого сумматора, первая группа выходов второго коммутатора фаз соединена с входами данных четвертого блока буферной памяти, соединенногоо первым выходом с входами первых сомножителей двенадцатага r» тринадцатого умножителей, входы вторых сам ножителей которых соединены с выходами третьего задатчика функции косинуса и третьего задатчика функции синуса, соответственно, входы третьег о задатчи ка функции косинуса и тр ет него задатчика функции синуса подключены к второму выходу четвертага блока буферной памяти, вторая и третья группы выходов второго коммутатора . фаз подключены к входам данных пятого и шестого блоков буферной памяти, третьи выходы четвертого, пятого и шестого блоков буферной памяти соединены с входами первых самнажител(.II десятого и одиннадцатого QMH(lжитслей
4 выход десятого умножителя саединен с входами первых слагаемых четвертого и шестага сумматоров, а выход одиннадцатого умнажителя — с входами перных слагаемых пятого и седьмого сумматоров, первый выход пятага блока буферной памяти подключен к входам первых сомножителей шестнадцатого и семнадцатаго умножителей, входы вторых сомножителейй которых падклн<чень< к выходам пятого задатчика функции синуса и пятого задатчика функции синуса саатветственна, соединенных входами с выхадом четверт<тo сумматора, входи вторых слагаемых четвертога и сель:-<о— га сумматоров coenttt
ПЕРНЫХ СОМНОжИтСЛЕй ДваДЦатЬ ВтРР(гГО и двадцать (pest,et o ум1.ажите<<ей и входы вторых сомножителей вас емнад1633368
2!
20
40
55 цатого и девятнадцатого умножителей подключены к первому выходу пятого блока буферной памяти, а входы вторых сомножителей — с выходами восьмого злдатчика функции косинуса и восьмого задатчикл функции синуса соответственно, входы которых соединены с первым виходом пятого блока буферной памяти, входы первых слагаемых восьмого, девятого и двенадцатого сумматоров соединены с выходом двенадцатого умножителя, входы первых слагаемых десятого, одиннадцатого и тринадцатого сумматоров соедине- 5 ны с выходом тринадцатого умножителя, входы второго и третьего слагаемых восьмого сумматора соединены с выходами четырнадцатого и вос емнадцатого умножителей соответственно, входы делителя и делимого второго делителя соответственно подключены к первому выходу фильтра первой гармоники и выходу пятого блока сумматоров-накопителей, входом подключенно го к выходу двадцать шестого умножителя, входом первого сомножителя подключенного к выходу второго квлдратора, входами операндов соат?. -т. твенно соединенного с выходом восьмаг î - умматора и выходом десятого суммлторл, входы второго и третьего слагаемых которого соответст?<е?<но соединены с выходами пятнадцатого и девятнлдцлтого умножителей, выход второго дели35 теля соединен с входом перваго блока извлечения квадратного кар«я, вы— ходом подключенного к входу двадцать девятого умножителя, выход катар -гп подключен к четвертому входу б.<акл регистрации, выходы девятого и одиннадцатого сумматоров соединены с соответствующими входами операндов третьего квадратора, выходом соединенного с входом первого сомножителя двадцать
45 седьмого умножителя, выход которого подключен к входу шестого блока сумматора-накопителя и входу данных фильтра первой гармоники, выходы которых подключены к входам делимого и делителя соответственно третьего делителя, входы второго и третьего слагаемых девятого су "маторл соответственно соединены с выходами шестнадцатого и двадцатого умножителей, л входы второго и третьего слагаемых одиннадцатого сумматора — с выходами семнадцатого и двадцать первого умножителей соответственно, выход третьего делителя соединен с входом данных второго блока извлечения квадратного корня, выходом подкпюченного к входу первого сомножителя тридцатого умножителя, выход которого соединен с пятым входом блока регистрации, вход первого сомножителя четвертого делителя соединен с выходом седьмого блока сумматоров-накопителей, а вход второго сомножителя — с третьим выходом фильтра первой гармоники, четвертый выход которого подключен к первому входу третьего блока извлечения квадратного корня, подключенного выходом к входу первого слагаемого четырнадцатого сумматора, вход первого слагаемого седьмого блока сумматоров-накопителей подключен к выходу двадцать восьмого умножителя, входом первого сомножителя соединенного с первым в? ходом четвертого квадратора, соединенного входами операндов с выходами двенадцатого и тринадцатого сумматоров соответственно, входы второго и третьего слагаемых двенадцатого сумматора соответственно соединены с nbo
;Iостоянной составляющей соединены с вторыми выходами второго и четвертого квадраторов соответственно, выход четвертого делителя соединен с входом четвертог а блока извлечения квадратного корня, выходом соединенного с входом первого сомножителя тридцать первого умножителя, выход которого с оединен с шестым гходом блока регистрации, седьмой вход которого соединен с выходом четырнадцатогo сумматора, входом второго слагаемого подключенного к выходу четвертого преобразователя аналог. — код, входом соединенного с выходом источника опорного напряжения, »epsbl?, второй и третий выходы доступа к памяти, первый стробирующий выход, в? арой стробирующий выхсд, пят??й стробирующий выход, второй адресный ньсад, шестой стробирующии выход, седьмой стробирующий выход, вас ьмой с тр обир ующий выход и выход запуска источника опавно24
1633368
23 го напряжения блока управляющей памяти соединены с входами доступ вто рого, третьего, четвертого, пятого, шестого блоков буферной памяти и бло5 ка постоя нной памяти, с о с тробир ун>щими входами второго и третьего преобразователей аналог — код, со стробирующими входами третьего и четвертого блоков сумматоров-накопителей, со строби-10 рующими входами пятого, шестого и седьмого блоков сумматоров-накопителей, с адресными входами второго коммутатора фаз, со стробирующими входами второго, третьего и четвертого квадраторов, со стробирующими входа-! ми первого, второго, третьего и четвертого блоков извлечения квадратного корня, со строГ>ирующим входом четвертого преобразователя аналогкод и с входом запуска источника опорного напряжения соответственно, выходы блока постоянной памяти соединены со стробирующими входами пятого, шестого, седьмого, восьмого, девятого, десятого, одиннадцатого, двадцать шестого, двадцать седьмого, двадцать восьмого, двадцать девятого, тридцатого и тридцать первого умножит елей с оотв етст вени о.
