Устройство для сложения и вычитания чисел по модулю

 

Изобретение отмстится к автоматике и вычислительной технике и можег быть использовано в вычисли1 тельных машинах и устройствах,функционирующих в системе остаточных классов. Цель изобретения - повышение быстродействия - достигается за счет уменьшения количества сдвигов содержимого кольцевого регистра сдвига при реализации модульной операции путем введения в устройство, содержащее первый суммируются счетчик 3, схему 4 сравнения, блок элементов ИЛИ 6, вычитатель 9 по модулю, блоки элементов И 11, 12 и 22, элемент 17 запрета , первый и второй элементы И 20 и 21, кольцевой регистр 23 сдвига и шифратор 24, второго cywmpywi iero счетчика 5, третьего и четвертого элементов И 18 и 19. Сущность изобретес Ј (Л аъ со со со со со «-0/

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК щ)5 С 06 F 7/72

-ТсХ6

ИО

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4664582/24 (22) 22.03.89 (46) 07.03.91. Вил. Н 9 (72) О.Н.Фоменко, В.A. Краснобаев, В.М. Панков, В. П. Ирхин, С.И. Куцый и Л.Л.Журавлев (53) 682.325(088.8) (56) Лвторс кое с видетельство СССP

М 1312572, кл. С Об 1 7/72, 1985.

Лвторское свидетельство СССР

Р 138850, кл. С Об F 7/49, 1986. (54) УСТРОЙСТВО P!ISI СЛО1%НИЯ И В1ЛИТЛ11ИЯ ЧИСГЛ ПО 1 1ОДУ!11<) (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычисли„„Я0„„1633399 А I

2. тельных машинах и устройствах,функционирующих в системе остаточных классон. Цель изобретения — повышение быстродействия — достигается за счет уменьшения количестна сдвигон содержимого кольцевого регистра сдвига при реализации модульной операции путем введения н устройство, содержащее первый суммирующий счетчик 3, схему 4 сравнения, блок элементов ИЛИ

6, вычитатель 9 по модулю, блоки элементов И 11, 12 и ??, элемент 17 запрета, первый и второй элементы И 20 и 21, кольцевой регистр 23 сдвига и шифратор 24, второго суммирующего счетчика 5, третьего и четвертого элементов И 18 и 19. Сущность изобрете1633399 ния состоит в реализации модульной операции н унитарном коде с последуИзобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных 1ð машинах и устройствах, функционирующих в системе остаточных классов, Цель изобретения — повышение быстродействия.

На чертеже представлена схема уст- 15 ройства для сложения и вычитания чисел по модулю.

Устройство содержит второй информационный вход 1 устройства, первый входной регистр 2, первый суммирую- 2р щий счетчик 3, схему 4 сравнения,второй суммирующий счетчик 5, блок 6 элементов ИЛИ, первый информационный вход 7 устройства, второй входной регистр 8, вычитатель 9 по модулю, 25 вход 1О задания модуля устройства, первый 11 и второй 12 блоки элементов И, вход 13 задания сложения устройства, вход 14 задания вычитания устройства, вход 15 запуска устройст- 30 ва, генератор 16 импульсов, элемент

17 запрета, третий 18, четвертый 19, первый 20 и второй 21 элементы И, третий блок 22 элементов И, кольцевой регистр 23 сдвига, шифратор 24, выходной регистр 25 и выход ?6 устройства.

Информационный вход 1 устройства подключен к входу первого входного регистра 2, выход которого подключен к входу установки числа первого сум- 4р мирующего счетчика 3, выход которого подключен к первому входу схемы 4 сравнения, к второму входу которой подключен выход второго суммирующего счетчйка 5, к .входу установки числа 45 которого подключен выход блока 6 элементов ИЛИ, информационный вход 7 устройства подключен к входу второго входного регистра 8 и к входу вычитаемого вычитателя 9, вход умень- р шаемого которого соединен с входом

10 задания модуля устройства, выходы вычитателя 9 по модулю и входного регистра 8 соединены соответственно с первым входом блоков 11 и 12 элементов И, выходы которых соединены с со ответствующими входами блока 6 элементов ИЛИ, входы 13 и 14 задания сложения и вычитания устройства соеющим преобразованием результата операции в двоичный код. I ил. динены с вторыми входами 6JIOKoB 1 и

12 элементов И, вход 15 запуска устройства подключен к управляющему входу генератора 16 импульсов, выход которого подключен к информационному входу элемента 17 запрета, выход которого подключен к первым входам элементов И 18-21, выход "Меньше" схемы

4 сравнения подключен к вторым входам элементов И 19 и 7 1, выход Ъольше" схемы 4 сравнения подключен к вторым входам элементов И 18 и 70, выходы элементов И 18 и 19 подключены к счетным входам соответственно суммирующих счетчиков 3 и 5, выход "Равно" схемы 4 сравнения подключен к второму входу блока 73 элементов И и к управляющему входу элемента 17 запрета, выходы элементов И 20 и 71 подключены соответственно к входу сдвига вправо кольцевого регистра 23 сдвига и к входу сдвига влево кольцевого регистра 23 сдвига, выходы разрядов которого подключены к входам разрядов первого входа блока 22 элементов И, выход которого подключен к входу гп фратора 24, выход которого нодклвчен к входу выходного 25 регистра, выход которого является выходом 26 устройства.

Сущность изобретения состоит в том, что быстродействие, повышается за счет уменьшения количества сдви) ов для получения результата арифметиче— ской операции. Кольцевой регистр сдвига состоит из н двоичных разрядов (п1 — модуль), соответствующих результатам операций модульного сложения и вычитания. Модульная операция производится в унитарном коде, а затем шифратором реализуется преобразование в двоичный код результата операции.

Работу устройства удобно рассмотреть в двух режимах: в режиме проведения операции модульного вычитания (А-В) modm (А и В) — операнды и в р ежиме проведения операции модульного сложения (A+8)modm. Исходное состотояние устройства: н младшем (нулевом) разряде регистра 23 записана

1633399 элементов И, блок 6 элементов ?1Л?! поступает но второй суммируюгрИ счетчик 5. Дальнейная работа устройства

5 аналогична работе и перном режиме для первого операнда А и второго (ш-B). единица, все остальные его разряды обнулены. Элемент 17 запрета закрыт.

Рассмотрим сначала работу устройства в перном режиме (присутствует сигнал на входе 14) при А большем В.

Первый А и второй В операнды заносятся в соответствующие первый ? и второй 8 входные регистры. Содер- Фор ор мул а из о>ре те ни я

Г жанне регистра 2 поступает во второй

10 суммирующий счетчик 5 через откры- Устройство для сложения ц вычитатый блок 12 элементов ния чисел по мод ею, содержащее перэлементов ИЛИ. В пе ном 3 рвом 3 и втором 5 вый суммирующий счетчик, схему сравсуммирующих счетчиках установлены нения, блок элементов ИЛИ, нычитлзначения соответственно пе ного ервогo A 1g тель по модулю, с первого по третий и второго В операндов. Тлк как р щв. лккакA блоки элементов И, элемент запрета, больше В, то сигнал с выхо а "Б первый и второй элементы И, кольцевой схемы 4 сравнения отк ынлет зле е крынлет злемен — регистр сднигл и mlshpazop, причем ты И 18 и 20. Имп льсы с вых у сь с выхода гене- первый инАормлционньгй вход устройстратора 16 импульсов через открытый 20 на соединен с входом вычитаемого выэлемент 17 зап ета пост л р оступлют одно- читателя по модулю и с первым входом временно через элемент И 18 нл счет- второго блока элементов И вход злцаЭ ныи вход второго суммирующего счетчи- ния модуля устройства соединен с вхока 5 и чере з элемент 1 р . т И 20 нл вход дом уменьшаемого вычитлтеля по сдвига вправо содержимого регистра 23.25 модулю, выход которого соединен

Единица из нулевого разряда регист- с первым входом первого блока ра 23 сдвиглется в (Л-В)— (Л-В)-й разряд, элементов И, выход которого и ныход на вход второго суммирующего c÷eònè— второго блока элементов И соединены кл 5 поступает также (Л-В) у ° кж (Л-В) импул ь- соответстненно с входами блока элес о в, после ч ег о его содержимое с та- Зр ментов ИЛИ, выход пер ного суммируюновится равно А. Сигнал с лл с ныходл Ран- щего счетчика соединен с первым нхоtf но" схемы 4 срлннеция закрывает эле- дом схемы сравнения, выход "Равно" мент 17 запрета и также и же поступает на которои соединен с управляющим нхс— второй вход блока 22 элементов И. дом элемента м элемента запрета, инАормлционРезультат опе al ии н и р. < у > тарном коде, ныи вход которого соединен с нходом полученныи на разрядах регистра 23, запуска устройствл, вьгсод перvorо поступает нл вхо шиА лт д рлтора ?4, с вы- элемента И соединен с входом злдлния хода которого н двоичном коде посту- сдвига вправо кольцевого регистра пает в выходной сдвига, выход второго элемента И соЕсли В больше А то в . о в этом слу- 4р единен с входом задания сдвига влево чае сигнал с ныхо л "М н д "Меньие схемы 4 кольцевого регистра сдвига, выходы сравнения открывает элементы И 19 и разрядов которого соединены с входами

21, производится с виг д влево единицы соответствующих рлзрядон первого нхс— из нулевого разряда регистра 23 на да третьего блока элементов И, второй р р д, мпульсы с генера- 45 вход которого соединен с выходом тора 16 импульсов поступают в первый "PaBHo" схемы сравнения î r л и ч a t суммирующий счетчик 3. Далее рабо— ю щ е е с я тем, что с целью поны1 та устройства происходит лнллогич- шения быстродействия, оно содержит но описанном о у. второй с уммир ующии сч етчик, третий и

Рассмотрим работу устройства но gp четвертый элементы И, причем второй втором режиме (присутствует си нал информационный вход устройства сона входе 13) . Эдесь используется единен с информационным входом перследующее сравнение: (А+В) mumm = (А— ного суммирующего счетчика, счетный (m — В) modm, т.е. вместо опе л> ии — (—,) сто операции вход которого соединен с выходом устмодульного сложения производят опера- ройствл элемента И, пернып вход котоцию модульного вычитания первого опе- - рого соединен с псрн, оединен с первыми входами элеранда A с вторым операндом (ш-В).С ментов И с первого с первого по третий и с ньпсовыхода вычитателя 9 по модулю второй операнд (г1-В) через открытый блок 11 K?H соединен соединен с ин ормлц онным нходсм

1633399

Составитель А. Клюев

Техред M.Дидык Корректор M.Самборская

Редактор Л. Козориз

Заказ Ь17 тираж 398 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕН1 СССР

113035, Москва, Ж-35, Раушская наб., д. «/5

Производственно-издательский комбинат Патент", г,ужгород, ул. 1 агарина,!п! второго суммирующего счетчика, счетный вход и выход которого соединены соответственно с выходом третьего элемента И и с ворым входом схемы сравнения, выход "Больше" схемы сравнения соединен с вторыми входами о третьего и первого элементов И, выход

"Меньше" схемы сравнения соединен с вторыми входами четвертого и второг элементов И, выход третьего блока элементов И соединеп с входом шифратора, выход которого является выхо5 дом устройства, входы задания сложения и вычитания которого соединены соответственно с вторыми входами первого и второго блоков элементов И.