Устройство для локализации неисправностей

 

Изобретение относится к вычислительной технике и может быть использовано для локализации неисправностей в цифровых схемах. Цель изобретения - сокращение времени локализации неисправностей . Устройство содержит генератор тестов, эталонный блок, два мультиплексора, регистр адреса,четыре элемента И, два элемента ИЛИ,триггер , два формирователя сигнатур,компаратор , счетчик, блок управления, буферный регистр. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Ai (19) (Н) (g1)g G 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ блок управления, содержащий адресный селектор 17 и микропроцессорную сис тему 18, в качестве которой может быть использована микроЭВМ СМ1800.

Кроме того, в состав устройства таКже входят шина 19 данных микропроцессорной системы, шина 20 адреса мик- р ропроцессорной системы, буферный регистр 21 и второй элемент ИЛИ 22.

В память микропроцессорной системы (МПС) 18 заложена программа уп- равления всей работой устройства для локализации неисправностей. После запуска программы оператор по опросу

МПС 18 вводит в нее номера точек съема сигнатур с контролируемого

2 и эталонного 5 блоков. Затем устройство переходит в автоматический В режим работы. При выполнении любого и действия МПС 18 в соответствии с программой обработки воздействует на нужный узел с помощью адресного селектора .17 ° МПС 18 выдает по шине 20 адреса на информационные входы сеГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4467643/24 (22) 29.07.88 (46) 30.03.91. Вюл. У 12 (72) Е.С.Жосан, А.Н.Елагин и А.И.Козицкий (53) 681.3 (088.8) (56) Авторское свидетельство СССР

В 978154, кл. G 06 F 11/16,.1981.

Авторское свидетельство СССР

1(1339564, кл, G 06 Г 11/00, 1987. (54) УСТРОЙСТВО ДЛЯ ЛОКАЛИЗАЦИИ НЕИСПРАВНОСТЕЙ

Изобретение относится к вычислительной технике и может быть использовано для локализации неисправностей в цифровых блоках.

Проверяемый цифровой блок должен иметь единую систему синхронизации и иметь выход синхронизации.

Цель изобретения — сокращение времени локализации неисправностей.

На фиг.1 изображена структурная схема устройства для локализации неисправностей; на фиг.2 — блок-схема алгоритма работы микропроцессорной системы. .Устройство содержит генератор 1 тестов, контролируемый блок 2,первый

3 и второй 4 мультиплексоры, эталонный блок 5, адресный регистр 6, первый элемент И 7, первый элемент ИЛИ 8, второй 9 и третий 10 элементы И, триггер 11, первый. формирователь 12 сигнатуры, четвертый элемент И 13, компаратор 14, второй формирователь

15 сигнатуры, счетчик 16, а также

2 (57) Изобретение относится к вычис ПГтельной технике и может быть использовано для локализации неисправностей в цифровых схемах. Цель изобретения— сокращение времени локализации неисправностей . Устройство содержит генератор тестов, эталонный блок, два мультиплексора, регистр адреса, четыре элемента И, два элемента ИЛИ,триггер, два формирователя сигнатур,компаратор, счетчик, блок управления, буферный регистр. 2 ил.

1638716 лектора 17 адрес узла, сопровождая его сигналом обращения к внешнему устройству (ОБР ВУ). Сигнал ОБР ВУ, вырабатываемый в инверсном коде, синхронизирует работу устройства.

Адресный селектор 17 в любой момент времени может вырабатывать только один сигнал АС на своем выходе.

При переходе в автоматический ре- ip жим .работы ИПС 18 вырабатывает адрес. на шину 20, возбуждая выход селектора 17 (АС 2), Этот сигнал устанавливает триггер 11 в нулевое состояние через четвертый элемент И 13. На сле- 15 дующем шаге 11ПС 18 через селектор 17 адреса сигналом АСЗ устанавливает в нулевое состояние первый 12 и второй

15 формирователи сигнатур, Затем в регистр 6 с помощью сигнала АС4 за- 20 писывается адрес первой контролируемой точки блоков 2 и 5. Этот адрес поступает на адресные входы мультиплексоров 3 и 4. Через эти мультиплексоры соо тветствующие контролируе-25 мые точки контролируемого 2 и эталонного 5 блоков одновременно муль типлексируются на входы первого 12 и второго 15 формирователей сигнатур соответственно. 30

Из МПС 18 на предустановочные входы счетчика 16 через шину 19 подается коэффициент пересчета, предустановка счет ика 16 производится сигналом АС6 с выхода адресного селектора 17.

Теперь устройство полностью готово к приему информации и образованию сигнатуры с глубиной анализ а, з ада- 40 ваемой узлом 16.

Селектор 17 по инициативе МПС 18 вырабатывает сигнал АС1, который устанавливает триггер 11. в единичное состояние и вызывает установку в исходное состояние блоков 2 и 5 и генератора 1 тестов, По окончании сигнала ACl генератор 1 тестов начинает вырабатывать тестовую последовательность для блоков 2 и 5 одновременно, Избранные точки подключаются через мультиплексоры 3 и 4 к первому 7 и второму 9 элементам соответственно и поступают на информационные входы

«5 первого 12 и второго 15 формирователей. Каждый такт сопровождается тактовым импульсом, поступающим через третий элемент И 10 на тактирующий вход формирователей 12 и 15 и счет- чика .16. Счетчик 16 считает в обратном направлении.

Единица с выхода триггера 11 через первый элемент ИЛИ 8 по сигналу

АС7 поступает на шину 19, сигнализируя о том, что процесс снятия сигнатуры не. закончен.

МПС 18 непрерывно в программном режиме через селектор 17 вырабатывает сигнал АС7, опрашивая состояние триггера 11, Выходы формирователей 12 и 15 соединены с входами компаратора 14.Ôîðìèрователи одновременно формируют сигнатуры на последовательности импульсов, поступающих с соответствующих точек контролируемого 2 и эталонного

5 блоков. Если точка контролируемого блока 2 исправна, то сигнатуры с обеих точек совпадают, компаратор 14 не вырабатывает сигнала и процесс формирования сигнатуры продолжается до тех пор, йока счетчик 16 не досчитает до перепЬлнения. Сигнал переполнения поступает через четвертый элемент И 13 на вход сброса триггера 11 и сбрасывает его в нулевое состояние, запрещая прохождение информационньм и тактовых сигналов на формирователи

12 и 1.5 и счетчик 16.

Затем аналогично производится анализ неисправности второй контролируемой точки блока 2, Если точка неисправна, то на определенном такте сигнатуры, формируемые формирователями

12 и 15, перестают совпадать.В этот момент компаратор 14 вырабатывает сигнал несравнения, который поступает через четвертый элемент И 13 на вход сброса триггера 11 и сбрасывает его в нулевое состояние, запрещая прохождение информационных и тактовых сигналов на формирователи 12 и 15 и счетчик 16. Сигнал несравнения с выхода компаратора 14 через второй элемент ИЛИ 22 по сигналу АС5 поступает на шину 19, сигнализируя о том, что контролируемая точка неисправна. Получив этот сигнал,.МПС 18, считывает на шину 19. значение счетчика 16 через буферный регистр 21 по сигналу АСЯ, формирует новое значение коэффициента пересчета, равного разнице между предыдущим значением коэффициента пересчета и текущим значением счетчика 16, а адрес конт10

163871 ролируемой точки фиксируется в памяти.

Таким образом, в предлагаемом устройстве глубина анализа каждой

5 неисправной точки определяется в один этап, что уменьшает время определения неисправности для каждой точки. При этом глубина анализа для каждой новой контролируемой точки должна быть не больше минимальной глубины точки из всех рассмотренных ранее.

После обработки всех точек на дисплее МПС 18 инициируются номера наиболее перспективных точек, для которых глубина анализа минимальна.

По принципиальной схеме контролируемого устройства определяется мик- 20 росхема, выход которой подключен к одной из наиболее перспективных точек, и процесс локализации продолжается с начального этапа и т,д. Обнаружив элемент блока 2, для которо- 25 го при установленной глубине анализа сигнатуры входов совпадают с соответствующими сигнатурами блока 5, а сигнатуры хотя бы для одного выхода различны, локализацию заканчивают, щ а данный элемент признается неисправным.

Формула изобретения

Устройство для лок ализ ации неисп35 равностей, содержащее блок управления, генератор тестов, первый элемент

И, эталонный блок, первый и второй мультиплексоры, адресный регистр, триггер, первый формирователь сигна- 40 туры, причем выходы генератора тестов соединены с входами эталонного блока и являются выходами устройства для подключения к входам контролируемого блока, информационные входы пер45 вого мультиплексора являются входами устройства для подключения к выходам контролируемого блока, адресные входы первого и второго мультиплексоров соединены с выходами адресного регистра, информационные входы которого соединены с выходами номера точки блока управления, информационные входы второго мультиплексора. соединены с выходами эталонного блока, первый управляющий выход блока управления соединен с входом запуска генератора тестов, а также с входом установки в начальное состояние контролируемо6

6 го и эталонного блоков и входом установки триггера, о т л и ч а ю щ е е с я тем, что, с целью соКращения времени локализации неисправностей, в него введены три элемента И, два элемента ИЛИ, второй формирователь сигнатуры, счетчик, буферный регистр и компаратор„ причем первый вход первого элемента И соединен с выходом первого мультиплексора, первый вход первого элемента ИЛИ соединен с вторым управляющим выходом блока управления, первый вход второго элемента

И соединен с выходом второго мультиплексора, первый вход третьего элемента И соединен с выходом тактирования эталонного блока, выход триггера соединен с вторыми входами первого, второго, третьего элементов И и первого элемента ИЛИ, выход первого элемента И соединен с входом данных первого формирователя сигнатуры,выход второго элемента И соединен с входом данных второго формирователя сигнатуры, выход третьего элемента И соединен с входом синхронизации первого, второго формирователей сигнатуры и счетным входом счетчика, выход первого элемента И,"1И соединен с входом конца проверки блока управления, информационные входы с летчика соединены с выходом задания количества тактов проверки блока управления, выходы счетчика соединены с информационными входами буферного регистра,выходы которого соединены с входами логических условий блока управления, первый вход четвертого элемента И соединен с выходом "Неравно" компаратора, второй вход четвертого элемента И соединен с выхсдом переполнения счетчика, .выход четвертого элемента

И соединен с входом сброса триггера, выходы первого и второго формирователей сигнатуры соединены с информационными входами компаратора, третий управляющий выход блока управления соединен с третьим входом четвертого элемента И, четвертый управляющий выход блока управления соединен с входами начальной установки первого и второго формирователей.сигнатуры, пятый управляющий выход блока управления соединен с входом стробирования регистра адреса, шестой управляющий выход блока управления соединен с первым входом второго элемента ИЛИ, второй вход которого сое1638716

8 динеч с выходом Неравно" компарато- управления соединен с входом раэрешера, седьмой управляющий выход блоКа ния считывания буферного регистра.

163871 6

Нпчапо

У в6 опвраторон нвтрвотвчен сьожт сагнатур с нонтрвлируеногв и зтаавннвго Cheap

Форнарв5анае варка <ие быбача авреса нашана 20 ол фврноровонаясогналоХ1

Фиг.2

Составитель Грошев

Техред И. дидык

Редактор Л. Пчолинская

Корректор Л.Бескид

Заказ 929

Тираж 411

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101