Многоканальный программируемый генератор импульсов

 

Изобретение может быть использовано для построения широкодиапазонных многоканальных программируемых генераторов импульсных последовательностей в системах автоматизации и управления. Цель изобретения - расширение функциональных возможностей путем введения многоциклового режима работы при одновременном формировании нескольких импульсных последовательностей - достигается соединением выходов счетчика 15 циклов через мультиплексор 28 с информа ционными входами блока 29 памяти, в fw котором хранятся эталонные значения кодов количества циклов и их текущие значения. Окончание отработки цикла определяется блоком 18 сравнения . Программа формирования импульсных последовательностей хранится в блоке 3 памяти. Устройство также содержит генератор 1, распределитель 2 импульсов, шину 4 пуска, шину 5 данных , шину 6 записи, псину 7 обнуления, шину 8 выхода, шину 9 з-тгаси, элемент ИЛИ 10, шину 11 установки, шину 12 обнуления , триггер 13, счетчик 14 адреса , элемент И 16, буферный регистр 17, элемент И 19, буферный регистр 20, элемент ИЛИ-НЕ 21, шину 22 управления , мультиплексор 23, триггеры 24, 25, элемент И-ИЛИ-НЕ 26, шину 27 управления, элемент ИЛИ-НЕ 30, элемент И 31, шину 32 записи, элемент И 33, элемент ИЛИ-НЕ 34, триггер 35, элемент ИЛИ 36, формирователь 37 импульсов , элемент ИЛИ 38, элемент ИЛИ-НЕ 39, элемент 40, триггер 41, 2 ил. с g (Л с эь СО 00 со со Фиг.1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

Р1)5 Н ОЗ К 3/64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСИОМЪ СВИДЕтейьСТВу

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

fl0 ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГННТ СССР (21) 4430693/21 (22) 27.05.88 (46) 30.03.91. Нюл. 1 12 (72) А.П.Ларичев (53) 621.3(088.8)

<56) Авторское свидетельство СССР

N- 1359889, кл. Н 03 К 3/64, 27.03.86.

1 (54) МНОГОКАНАЛЬНЫЙ ПРОГРАММИРУЕМЬЙ

ГЕНЕРАТОР ИМПУЛЬСОВ (57) Изобретение может быть использовано для построения широкодиапазонных многоканальных программируемых генераторов импульсных последовательностей в системах автоматизации и управления. Цель изобретения — расширение функциональных возможностей путем введения многоциклового режима работы при одновременном формировании нескольких импульсных последовательностей — достигается соединением выходов счетчика 15 циклов через мультиплексор 28 с информационными входами блока 29 памяти, в

„„SU„„163879 А 1

2 котором хранятся эталонные значения кодов количества циклов и их текушие значения. Окончание отработки цикла определяется блоком 18 сравнения. Программа формирования импульсных последовательностей хранится в блоке 3 памяти. Устройство также содержит генератор 1, распределитель 2 импульсов, шину 4 пуска, шину 5 данных, шину 6 записи, шину 7 обнуления, шину 8 выхода, шину 9 з-.:циси, элемент

ИЛИ 10, шину 11 установки, шину 12 обнуления, триггер 13, счетчик 14 адреса, элемент И 16, буферный регистр

17, элемент И 19, буферный регистр

20, элемент ИЛИ-НЕ 21, шину 22 управления, мультиплексор 23, триггеры

24, 25, элемент И-ИЛИ-НЕ 26, шину 27 управления, элемент ИЛИ-НЕ ЗО, элемент И 31, шину 32 записи, элемент

И 33, элемент ИЛИ-НЕ 34, триггер 35, элемент ИЛИ 36, формирователь 37 импульсов, элемент ИЛИ 38, элемент

ИЛИ-НЕ 39, элемент 40, триггер 41, 2 ил.

1638793

30

45

Изобретение относится к импульсной технике и может быть использовано для построения широкодиапазонньп< многоканальных программируемых генераторов импульсных последовательностей в системах синхронизации, автоматизированного контроля и управления, измерительных приборах и установках.

Цель изобретения — расширение функциональных возможностей путем введения многоциклового режима работы при одновременном формировании нескольких импульсных последовательностей.

На фиг.1 представлена функциональная схема многоканального программи-. руемого генератора импульсов, на фиг. 2 - временные диаграммы вго работы.

Генератор импульсов содержит генератор 1, распределитель 2 импульсов, блок 3 памяти, шину 4 пуска,шину 5 данных, шину 6 записи, шину 7 2 обнуления, шину 8 выхода, шину 9 записи, элемент ИЛИ 10, шину 11 установки, шину 12 обнуления, триггер 13, счетчик 14 адреса, счетчик 15 циклов, элемент И 16, буферный регистр 17, блок 18 сравнения, элемент И 19, буферный регистр 20, элемент ИЛИ-НЕ 21, шину 22 управления, мультиплексор 23, триггеры 24 и 25, элемент. И-ИЛИ-НЕ

26, шину 27 управления, мультиплексор 28, блок 29 памяти, элемент ° .

ИЛИ-НЕ 30, элемент И 31, шину 32 записи, элемент И 33, элемент ИЛИ-НЕ

34, триггер 35> элемент ИЛИ 36, формирователь 37 импульса, элемент ИЛИ

38, элемент ИЛИ-НЕ 39, элемент И 40 и триггер 41.

Выход генератора 1 соединен с первым входом распределителя 2 импульсов, третий вход которого является шиной 4 пуска. Третий вход распределителя 2 импульсов соединен с шиной 7 обнуления, входами предустановки буферных регистров 17 и 20, вторыми входами элементов ИЛИ-НЕ 21, 34 и 39 и вторым входом элемента ИЛИ

38.. Первый выход распределителя 2 импульсов соединен с первым входом элемента ИЛИ 10 и первым входом элемента ИЛИ-НЕ 34, выход которого соединен с входам предустановки триггера 35, прямой выход которого соединен с входом разрешения счетчика 15 циклов и через формирователь 37 импульсов с первым входом элемента

ИЛИ 36, выход которого соединен с тактовым входом счетчика 15.импульсов, вход предустановки которого соединен с выходоМ элемента ИЛИ-НЕ 39, первый вход которого соединен с выходом элемента И 40 и входом установки триггера 41, инверсный выход которого соединен с первым входом элемента И-ИЛИ-НЕ 26, выход которого соединен с входом разрешения счетчика 14 адреса, выходы которого соединены с адресными входами блоков 3 и

29 памяти. Второй выход распределителя 2 импульсов соединен с первыми входами элементов И 16, 19 и 33 и с первыми входами элементов ИЛИНЕ 21 и ИЛИ 38. Третий выход распределителя 2 импульсов соединен с тактовыми входами триггеров 24 и 25 и первым в1 одом элемента И 40, второй вход которого соединен с выходом блока 18 сравнения, первые входы которого соединены с выходами счетчика 15 циклов и первыми входами мультиплексора 28, а вторые входы соединены с выходами буферного регистра 17, информационные входы которого соединены с информационными входами счетчика 15 циклов и с выходами блока 29 памяти, информационные входы которого соединены с выходами мультиплексора 28, вторые входы которого соединены с информационными входами блока 3 памяти, первыми . входами мультиплексора 23 и шиной 5 данных. Вход адреса мультиплексора

28 является шиной 27 управления.

Четвертый выход распределителя 2 импульсов соединен с первым входом элемента И 31, выход которого соединен с первым входом элемента

ИЛИ-НЕ 30, второй вход которого является шиной 32 записи. Выход элемента ИЛИ-НЕ 30 соединен с входом разрешеяия блока 29 памяти. Вход разрешения блока 3 памяти является шиной 6 записи, а четвертый выход соединен с вторыми входами элементов

И 16 и 19, третьи выходы блока 3 памяти соединены с информационными входами буферного регистра 20, тактовый вход которого соединен с вы,ходом элемента И 19, второй выход блока 3 памяти соединен с информа- . ционным входом триггера 24, вйход которого соединен с третьим входом элемента И-ИЛИ-RE 26, второй вход

5 1638793 6 которого соединен с прямым выходом вертому выходу блока 3, записываюттриггера 25, информационный вход ко- ся "1"; торого соединен с первым выходом в ячейки памяти, соответствующие блока 3 памяти, с вторыми входами третьим выходам, записывается двоэлементов И 31 и 33 и входом стро- ичное число 1 бирования блаха 18 сравнения, пя- в остальные ячейки памяти блока 3 тые выходы блока 3 памяти являются записываются "0"; шиной 8 выхода. Второй вход элемен- в блок 29 памяти по адресу 1 эата HJIH 10 является шиной 9 записи, а 10 писывается двоичный код, соответствыход соединен с тактовым входом вующий количеству импульсов, которые счетчика 14 адреса, информационные необходимо выдать по I-му каналу, входы которого соединены с выхода- .т.е. двоичный код числа и. ми мультиплексора 23, адресный вход По адресу 2 в блоки 3 и 29 памяти которого является шиной 22 управле- 15 записывается следующая информация: ния. Входы предустановки триггеров в ячейки памяти блока 3, соответ24 и 25 соединены с выходом элемен- ствующие шине 8, третьим выходам и та ИЛИ-НЕ 21. Четвертый вход эле- второму выходу, записываются "0" мента И-ИЛИ-НЕ 26 соединен с прямьи в ячейку памяти, соответствующую выходом триггера 13, вход установки 20 первому выходу блока 3 памяти, запикоторого является шиной 11 установки, сывается "1" (наличие команды "Цикл а вход предустановки является шиной 3"), в остальные ячейки памяти это12 обнуления. Выходы буферного ре- ro блока записываются "0", гистра 20 соединены с вторыми входа- в блок 29 памяти записываются "0". ми мультиплексора 23. Выход элемен- 25 По адресу 3 в блоки 3 и 29 памяти та И 33 соединен с вторым входом записывается следующая информация: элемента ИЛИ 36 и тактовым входом в ячейки памяти блока 3, соответтриггера 35, инверсный выход которо- ствующие I-му и ЕЕ-му каналам шины 8 го соединен с J-входом, а К-вход— и четвертому выходу блока 3, запис общей шиной. Выход элемента И 16 30 соединен с тактовым входом буферного в ячейки памяти блока 3, соответрегистра 17. Выход элемента ИЛИ 38 ствующие вторым выходам блока 3, соединен с входом предустановки триг- записывается двоичный код числа 1 гера 41. (код адреса возврата); в ячейки памяГенератор импульсов работает сле- ти этого блока, соответствующие втодующим образом. рому и первому выходам блока 3, заРассмотрим процесс формирования писываются "0"; реальной временной диаграммы по че- в ячейки памяти блока 29 записытырем выходным каналам (фиг.2и-.м). вается двоичный код числа m.

После прохождения и импульсов в ка- . 40 По адресу 4 в блоки 3 и 29 памянале I должен сформироваться импульс ти записывается следующая информав канале II. Далее после прохожде- ция: ния ш импульсов в канале II должен в ячейку памяти, соответствующую сформироваться импульс в канале ?ТХ. первому выходу блока 3, записывается

После прохождения к импульсов в ка- д5 "1"; в остальные ячейки памяти этого нале III должен сформироваться им- блока записываются "0", пульс в канале IV. Далее эта времен- в ячейки памяти блока 29 записы1! ная диаграмма должна повторяться бесконечное число раз. По адресу 5 в блоки 3 и 29 памяти

Предварительно генератор необхо- 50 записывается следующая информация: димо запрограммировать. в ячейки памяти блока 3, соответПрограммирование осуществляется ствующие I-My — III-му каналам шипод управлением ЗВМ через стандарт- ны 8 и четвертому выходу блока ный интерфейс. По адресу 1, определя- записываются "1"; емому счетчиком 14 адреса, в блоки

55 в ячейки памяти блока 3 соответЭ

3 и 29 памяти записывается следую- ствующие третьим выходам блока 3, щая информация: записывается двоичный код числа 1 в ячейки памяти блока 3, соответ- (код адреса возврата); в ячейки паствующие Х-му каналу шины 8 и чет- мяти этого блока, соответствующие

1638793 второму и первому выходам .блока 3, записываются "0 ; в ячейки памяти блока 29 записьг вается двоичный код числа k.

По адресу 6 s блоки 3 и 29 памяти записывается следующая информа, ция: в ячейку памяти, соответствующую первому выходу блока 3, записывает.ся "1" в остальные ячейки памяти этого. блока записываются "0", в ячейки памяти блока 29 записываются "0".

По адресу 7 в блоки 3 и 29 памяти записывается следующая информация: в ячейки памяти блока 3, соответствующие I-.èó — IV-му каналам шины

8 и четвертому выходу блока 3, записываются 20 в ячейки памяти блока. 3, соответствующие третьим выходам блока 3, записывается код числа 1 (код адреса возврата); в ячейки памяти блока

3, соответствующие второму и перво- 25 му выходам блока 3, записываются также "0"

S в ячейки памяти блока 29 записывается число О.

По адресу 8 в блоки 3 и 29 памяти 30 записывается следующая информация: в ячейку памяти,,соответствующую второму выходу блока 3, записывается (наличие команды "Цикл 2"), в ост ьные ячейки памяти этого блока 35 записываются "0"; в ячейки памяти блока 29 записываются "0".

На этом программирование многоканального программируемого генерато- 40 ра заканчивается. Принцип работы генератора заключается .в зацикливании определенных заданных ячеек памяти блока 3 памяти заданное количество раз. Количество циклов определяется 45 информацией, записанной в блок 29 памяти, и счетчиком циклов.

В исходном. состоянии все триггеры И счетчики обнулены. —.З

Генератор 1 вырабатывает непрерывную последовательность прямоугольФ ных импульсов типа "меандр" в соответствии с фиг.2а. По сигналу "Пуск", поступающему на шину 4, распределитель 2 формирует четырехимпульсную временную диаграмму в соответствии с фиг.2б-д, По импульсу И1, поступающему на тактовый вход счетчика 14 адреса через элемент ИЛИ 10, счетчик

14 адреса устанавливается в состояние "1"> осуществляя адресацию к первым ячейкам памяти блоков 3 и 29 памяти. Через элемент ИЛИ-HF, 34 этот же импульс подтверждает обнуленное состояние триггера 35. На этом действия, осуществляемые импульсом И1, заканчиваются. При этом в первом канале шины 8 формируется единичный потенциал.

Далее -распределитель 2 формирует импульс И2, который . подтверждает обнуленное состояние триггеров 24, 25 н 41. Кроме того, так как на четвертом выходе блока 3 памяти присутствует .единичный потенциал, в буферный регистр 20 через элемент И 19 записывается число 1 из блока 3 па- мяти.

Это число является адресом возврата, который в дальнейшем переписывается в счетчик 14 адреса. В буферный регистр 17 из блока 29 памяти переписывается код количества импульсов

{число n).

Импульсы ИЗ и И4 не изменяют состояния элементов и блоков генератора, так как из блока 3 памяти не поступают соответствующие разрешения.

Далее распределитель 2 вновь формирует импульсы И1-И4. По импульсу И1 счетчик 14 адреса переходит в состояние "2" и осуществляет адресацию к вторым ячейкам памяти блоков 3 и 29 памяти.

В первом канале шины 8 при этом формируется нулевой потенциал (таким образом сформирован первый из n mt» пульсов последовательности). Кроме того, на первом выходе блока 3 памяти формируется единичный потен.циал, который в дальнейшем разрешает работу триггера 25, элементов И 31 и 33 н блока 18 сравнения.

Так как триггер 35 находится пока в нулевом состоянии, то счетчик

15 циклов находится s режиме записи параллельного кода, и импульс

И2, пройдя через элементы И 33 н.

ИЛИ 36, переписывает параллельный код из блока 29 памяти s счетчик. 15 циклов. В данном случае это будет число О. Задним фронтом импульса И2 триггер 35 устанавливается в "1" и переводит счетчик 15 циклов из режима записи параллельного кода в режим последовательного счета. По заднему фронту импульса И2 формнро1638793

55 ватель 37 формирует импульс, кото рый, пройдя через элемент ИЛИ 36, добавляет +1 в счетчик 15 циклов, т.е. в счетчике циклов теперь хранится число

Импульс ИЗ устанавливает в единичное состояние триггер 25. При этом на входе разрешения счетчика

14 адреса формируется нулевой потенциал и он переходит в режим записи параллельного кода. Однако параллельный код в него записывается только в следующем цикле работы распределителя 2 ° Так как код в буферном регистре 17 (число n) не соответствует коду в счетчике 15 (число 1), то на выходе блока 18 сравнения присутствует нулевой потенциал и импульс ИЗ не проходит через элемент И 40 и не изменяет состояния триггера 41 и счетчика 15.

По импульсу И4 происходит перезапись числа из счетчика 15 через мультиплексор 28 в блок 29 памяти.

Таким образом, по окончании данного цикла работы распределителя 2 по адресу 2 в блоке 29 памяти хранится текущий код (единица) счетчика циклов.

Далее распределитель формирует следующий цикл. Однако так как триггер 25 находится в единичном состоянии, то счетчик .14 адреса находится в режиме записи параллельного кода и по импульсу И1 через мультиплексор 23 в него переписывается код из буферного регистра 20 (в данном случае число 1), т.е. блоки 3 и 29 памяти вновь адресованы к ячейкам с номером 1. В первом канале шины 8 вновь формируется единичный потенциал, т.е. начинает формироваться второй импульс из числа и. Далее описанные, действия повторяются. При этом в начале каждого соответствующего цикла из блока 29 в счетчик 15 переписывается текущее значение счетчика 15 циклов, а в конце этого же цикла (по импульсу И4) в блок

29 памяти переписывается новое текущее значение счетчика 15 циклов. В буфернйй регистр 17 из блока 29 памяти в каждом соответствующем цикле все время переписывается один и тот же код (число и), так как этот код хранится в ячейке памяти, содержимое, которой не подлежит изменению.

По истечении и циклов содержимое счетчика 15 циклов становится равным содержимому буферного регистра

17 и на выходе блока 18 сравнения формируется единичный потенциал, который разрешает прохождение импульса ИЗ через элемент И 40. При этом обнуляются триггер 41 и счет10 чик 15 циклов. Счетчик 14 адреса устанавливается в режим последовательного счетчика, и в следующем цикле работы распределителя ? по импульсу

И1 происходит добавление +1 в счетчик 14 адреса вместо перезаписи в него параллельным кодом адреса возврата. В счетчике 14 адреса находится код числа 3, и происходит адресация к ячейкам памяти блоков 3 и

20 29 с адресом 3. При этом в Е-м и

II-м каналах шины 8 формируются единичные потенциалы.

По импульсу И2 в буферный регистр 20 из блока 3 памяти записывается код адреса возврата (число 1), ° а в буферный регистр 17 из блока 29 памяти записывается число m. Дальнейшая работа генератора происходит по описанному алгоритму: в следую30 щем цикле работы распределение 2 (значение счетчика 14 адреса равно 4) в Е-м и II каналах шины 8 формируются нулевые потенциалы. В счетчик 15 из блока 29 памяти переписывается текущий код количества циклов (вначале это будет число О).

Далее к этому числу прибавляется +1, и новое значение счетчика 15 циклов переписывается в блок 29 памяти (в ячейки памяти с адресом 4). При этом триггер 25 определяет параллельную запись в счетчик 14 адреса, и в следующем цикле работы распределителя 2 осуществляется переход к адресу 1. Дальнейшая работа программируемого генератора аналогична описанному.

3а счет организации двустороннего обмена текущими значениями кодов количества циклов между счетчиком 15 циклов и блоком 29 памяти (а именно его ячейками с адресами 2,4 и 6) появляется возможность вложений циклов в пиклы, причем количество возможных вложений определяется только объемом блока 29 памяти. Так, при построении блока 29 памяти на микросхемах 541РУ1 емкостью 4К максимальное количество возможных вложений сос1638793 тавляет 2048, что позволяет формировать очень сложные временные диаграммы. В рассматриваемом примере количество вложений равно 3. При этом используется .всего 6 ячеек памяти.

Далее эти нормированные циклы вкладываются в бесконечный цикл, и вся временная диаграмма повторяется до тех пор, пока не произойдет принудительный останов генератора 1 или распределителя 2. Бесконечное зацикливание происходит за счет того, что в соответствующем разряде ячейки памяти с адресом 8 (а именно разряд, соответствующий второму выходу . блока 3 памяти) записана единица (команда "Цикл 2"). Следовательно, триггер 24 устанавливается в !11" и в следующем за этим цикле работы распределителя в счетчик 14 адреса записывается код адреса возврата (в данном случае 1). Кроме того, в памяти программируемого генератора может находиться несколько программ формирования различных временных диаграмм и может осуществляться их автоматическая смена в процессе работы генератора.

Формула изобретения

Многоканальный программируемый генератор импульсов, содержащий генератор, выход которого соединен с первым входом распределителя импульсов, первый выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с тактовым входом. счетчика адреса, информационные входы которого соединены с выходами первого мультиплексора, первые входы которого соединены с информационными входами первого блока памяти, адресные входы которого соединены с выходами счетчика адреса и адресными входами второго блока памяти, выходы которого соединены с информационными входами счетчика циклов, второй, третий элементы ИЛИ, первый триггер, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены четвертый элемент ИЛИ, с первого по пятый элементы И, первый, второй буферные регистры, с второго по пятый триггеры, с первого по четвертый элементы

ИЛИ-НЕ, второй мультиплексор, формирователь импульсов, блок сравнения, элемент И-ИЛИ-НЕ, выход которого соединен с входом разрешения счетчика адреса, вторые входы первого мультиплексора соединены с выходами первого буферного регистра, тактовый вход которого соединен с выходом первого элемента И, первый вход которого соединен с вторым выходом распределителя импульсов, с первым входом первого элемента ИЛИ-НЕ, с первыми входами второго, третьего элементов

И и с первым входом второго элемента

ИЛИ, выход которого соединен с входом предустановки первого триггера, инверсный выход которого соединен с первым входом элемента И-ИЛИ-НЕ, второй вход которого соединен с прямым выходом второго триггера, тактовый вход которого соединен с тактовым входом третьего триггера, с третьим выходом распределителя импульсов и с первым входом четвертого элемента

И, выход которого соединен с входом установки первого триггера и с первым входом второго элемента ИЛИ-НЕ, выход которого соединен с входом предустановки счетчика циклов, тактовый вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом формирователя импульсов, вход которого соединен с .прямым выходом четвертого триггера и с входом разрешения счетчика циклов, выходы которого соединены с первыми входами блока сравнения и с первыми входами второго мультиплексора, вторые входы которого соединены с первыми входами первого мультиплексора, четвертый выход распределителя импульсов соединен с первым входом пятого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ-НЕ, выход которого соединен с входом разрешения второго блока памяти, информационные входы которого соединены с выходами второго мультиплексора, выход третьего триггера соединен с третьим входом элемента И-ИЛИ-HF. четвертый вход которого соединен с прямым выходом пятого триггера, первый выход распределителя импульсов соединен с первым входом четвертого элемента ИЛИ-НЕ, выход которого соеди нен с входом предустановки четвертоro триггера, К-вход которого соединен

1638793.а.

Фи. g

Составитель Ю. Сибиряк

Редактор А.Огар Техред М.дидыя Корректор Л.Пилипенко

;Заказ 933 Тираж 472 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

11303$, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101 с общей шиной, J-вход — с инверсным выходом, а тактовый вход — с вторым входом третьего элемента ИЛИ и выходом второго элемента И, второй вход которого соединен со стробирующим входом блока сравнения, с вторым входом пятого элемента И, с первым выходом первого блока памяти и с информационным входом второго триггера вход предустановки которого соединен с входом предустановки третьего триггера и с выходом первого элемента ИЛИ-НЕ, второй вход которого соединен с вторым входом распреде.лителя импульсов, с входами предустановки первого, второго буферных регистров, с вторыми входами второго„ четвертого элементов ИЛИ-НЕ и с вторым входом второго элемента ИЛИ, второй выход первого блока памяти соединен с информационным входом третьего триггера, третьи выходы первого блока памяти соединены с

5 информационными входами первого буферного регистра, четвертый выход .первого блока памяти соединен с вторым входом первого элемента И и вто 1Ц рым входом третьего элемента И, выход которого соединен с тактовым входом второго буферного регистра, выходы которого соединены с вторыми входами блока сравнения, выход которого соединен с вторым входом четвертого элемента И, выходы второго блока памяти соединены с информационньпки входами второго буферного регистра.