Устройство для считывания информации из ассоциативной памяти

 

Изобретение относится к вычислительной технике и может быть использовано при считывании информации из ассоциативной памяти. Целью изобретения является упрощение устройства. Устройство содержит логические блоки, каждый из них содержит триггеры 1, первый 2 и второй 3 элементы И-НЕ, первый 5 и второй 4 элементы И. Устройство имеет управляющий вход 6, разрешающий вход 7, вход 8 установки, разрешающий выход 9, информационные входы 10 и выход 11. Устройство имеет минимальное количество элементов и связей между ними в расчете на один разряд обработки многозначного ответа ассоциативной памяти и регуляторную структуру. 1 ил,

„„Я(,1,„, 1640739

СО!ОЗ СОВЕТСНИХ

СОЦ !АЛИСТИ ЕСНИХ

РЕСПУБЛИН

А1

Р1) G 1 С 15/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbITHRM г.,»::: .

ПРИ П!НТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (21) 4675762/24 (22). 11,04.89 (46) 07 ° 04.91, Бюл. У 13 (72) Ю.И.Логинов (53) 681.327.6 (088,8) (56) Авторское свидетельство СССР

Р 1277210, кл. 6 11 С 15/00, 1984.

Авторское свидетельство СССР

I! 999110, кл. G 11 С 15/00, 1983. (54) УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ИНФОРМАЦИИ ИЗ АССОЦИАТИВНОЙ ПАМЯТИ (57) Изобретение относится к вычисли— тельной технике и может быть использовано при считывании информации из

Изобретение относится к вычислительной технике и может быть использовано при считывании информации из ассоциативной памяти, Цель изобретения - упрощение устройства, На чертеже представлена структурная схема предлагаемого устройства для считывания информации из ассоциативной памяти.

Устройство содержит логические блоки по числу информационных разрядов, каждый из которых содержит триггер 1, первый 2, второй 3 элементы И-НЕ, второй 4 и первый 5 элементы И. Устройство имеет вход 6 синхронизации, вход 7 разрешения чтения, вход 8 установки, выход 9 разрешения чтения, информационные входы 10 и информационные.выходы 11.

2 ассоциативной памяти. Целью изобретения является упрощение устройства.

Устройство содержит логические блоки, каждый из них содержит триггеры 1, первый 2 и второй 3 элементы И-НЕ, первый 5 и второй 4 элементы И. Устройство имеет управляющий вход 6, разрешающий вход 7, вход 8 установки, разрешающий выход 9, информационные входы 10 и выход 11. Устройство имеет минимальное количество элементов и связей между ними в расчете на один разряд обработки многозначного ответа ассоциативной памяти и регуляторную структуру, 1 ил, Устройство работает следующим образом.

Наличие сигнала Лог. "1" на инфор- 1 ф;! мационных входах 10 указывает на то, ров что содержимое соответствующих ячеек (, ассоциативной памяти удовлетворяет а критерию поиска, а Лог. "О" - в про- ф ) тивном случае. Сигналы на входы 6-8 р поступают в виде сигналов Лог. "!".

При отсутствии сигналов Лог, "1 на всех информационных входах 10, а также на входах 6 и 7 и при поступлении на вход 8 сигнала Лог. "1" все триггеры! устанавливаются в нуле. вое состояние, формируя на своих выходах сигналы Лог. "1" (использу ется один инверсный выход триггеров), Так как при этом все элементы И-НЕ 2 имеют на выходе сигналы Лог. "1", то последние вместе с выходными сигнала1640739 ми триггеров 1 поддерживают выходы элементов И-НЕ 3, а следовательно,и элементов И 5, в состоянии Лог. "0".

В таком состоянии на всех информационных выходах 11 и выходе 9 устройст5 .ва оказываются сигналы Лог. "0". При поступлении сигнала Лог. "1" на вход

7 разрешения чтения устройства он проходит на выход с задержкой лишь на одном элементе И 4 и достигает выхода 9 устройства, сигнализируя об окончании обработки многозначного ответа.

Рассмотрим работу устройства при наличии сигналов на информационных входах 10.

Сигналы Лог. "1" с выходов всех тех ячеек памяти, содержимое которых удовлетворяет критерию поиска, посту- 20 пая на информационные входы 10 устройства, устанавливают соответствующие триггеры 1 в единичное состояние. по приходе сигнала установки на вход

8 устройства. На выходе этих тригге- 25 ров 1 устанавливаются сигнапы .

Лог. "0" (в триггерах используется инверсный выход), которые снимают разрешение с дополнительного входа элементов И 4.

Поступивший на вход 7 разрешения чтения устройства сигнал Лог, "1" на доходит по цепи последовательно сое, диненнык элементов И 4 только до то1 о из них, KoTopblA связан с первым из триггеров 1, находящимся в единичном состоянии, и формирует на выходе подготовленного по второму входу элемента И 5 информационный сигнал. Этот сигнал подготавливает по второму входу соответствующий ему элемент И-НЕ 2.

При поступлении сигнала Лог. "1" на вход 6 синхронизации (как реакция ус» тройства управления ассоциативной па» мяти на информационный сигнал на выхо-45 де 11 устройства) такой элемент И-НЕ

2 формирует на своем выходе сигнал

Лог. "0", устанавливая триггер 1 своего разряда в нулевое состояние и удерживая через элемент И-НЕ 3 соот50 ветствующий элемент И 5 в открытом, а И 4 - в закрытом (на первом и дополнительном его входах уже есть mrналы Лог. "1") состоянии. После окончания сигнала на входе 6 сигнал pasрешения чтения через открытый элемент

Ф

И 4 распространяется дальше, пока не обнаружится следующий находящийся в единичном состоянии триггер 1. Протекающие затем процессы аналогичны описанным. После обработки последнего разряда на выходе 9 устройства формируется сигнал Лог. "1", сигналазирующий об окончании обработки много» значного ответа.

Формул а из обретения

Устройство для считывания информации из ассоциативной памяти, содержащее логические блоки по чиспу информационных разрядов ассоциативной @амя ти, входы логических блоков являются информационными входами соответствующих разрядов устройства, выходы логических блоков являются информационными выходами соответствукщих разрядов устройства, каждый логический блок содержит первый и второй элементы И, триггер, информационный вход которого является соответствующим входом логического блока, выход первого элемента И является информационным выходом логического блока, о т л и ч аю щ е е с я тем, что, с целью его упрощения, в каждый ло.гический блок введены первый и второй элементы И-HE причем первый вход первого элемента

И-НЕ подключен к выходу первого элемента И, выход первого элемента И-НЕ соединен с установочным входом триггера с первым входом второго элемента

И-HE и вторым входом второго элемента И, дополнительный вход которого соединен с выходом триггера и вторым входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И, второй вход первого элемента И-НЕ является входом синхронизации логического блока, вход синхронизации триггера является входом установки логического блока, входы синхронизации логических блоков объединены и являются соответствующим входом устройства, входы установки

1 логических блоков объединены и являются соответствующим входом устройства, вход разрешения чтения устройства соединен с вторым входом первого элемента И и первым входом второго элемента И первого логического блока, выход второго элемента И кажцого блока является входом разрешения чтения логического блока последующего разряда, выход второго элемента

И последнего логического блока является выходом разрешения чтения устройства.

1640739

Составитель N.Лапушкин

ТекРед, Л.Олийньнс

Редактор Б. Федотов

Корректор С,Черни

Заказ 1265 Тираж 350 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101