Аналого-цифровой преобразователь

 

Изобретение относится к средствам преобразования информации и может быть использовано в системах передачи и обработки непрерывных изменяющихся сигналов в двоичный позиционный код в условиях воздействия низкочастотной и высокочастотной помех. Цель изобретения - повышение точности преобразования непрерывных сигналов , существенно изменяющихся в процессе преобразования в код в условиях воздействия низкочастотной и высокочастотной помех, Цель достигается тем, что в устройство, содержащее вычитатель, фильтр верхних частот, инвертор, два сумматора, два вероятностных реле, два ключа, два компаратора с гистерезисными характеристиками , цифроаналоговый преобразователь , реверсивный счетчик, введены два инвертора, два переключателя и блок управления. За счет введения этих дополнительных блоков и дополнительных связей осуществляется изменение порогов срабатывания релейных элементов устройства, что приводит к компенсации искажающего воздействия на полезный сигнал фильтра верхних частот. Это позволяет повысить точность преобразования непрерывных импульсных сигналов в условиях воздействия низкочастотной и высокочастотной помех. 1 з.п. ф-лы, 5 ил. (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1640823 А 1 (1)5 Н 03 M 1/60

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2 цессе преобразования в код в условиях воздействия низкочастотной и высокочастотной помех, Цель достигается тем, что в устройство, содержащее вычитатель, фильтр верхних частот, инвертор, два сумматора, два вероятностных реле, два ключа, два компаратора с гистерезиснымп характеристиками, цифроаналоговый преобразователь. реверсивный счетчик, введены два инвертора, два переключателя и блок управления. За счет введения этих дополнительных блоков и дополнительных связей осуществляется изменение порогов срабатывания релейных элементов устройства, что приводит к компенсации искажающего воздействия на полезный сигнал фильтра верхних частот. Это позволяет повысить точность преобразования непрерыв- С ных импульсных сигналов в условиях воздействия низкочастотной и высокочастотной помех. 1 з.п. ф-лы, 5 ил. (21) 4672561/24 (22) 04. 04. 89 (46) 07,04.91. Бюл. N - 13 (71) Рязанский радиотехнический институт (72) Ю.М, Коршунов, Ю.Н, Попов и Ю.А, Филатов (53) 681.325(088.8) (56) Авторское свидетельство СССР

Р 1181116, кл, Н 03 M 1/48, 1982, Авторское свидетельство СССР й- 1215164, кл . Н 03 Y 1/60, 1983., (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к средствам преобразования информации и может быть использовано в системах передачи и обработки непрерывных изменяющихся сигналов в двоичный позиционный код в условиях воздействия низкочастотной и высокочастотной помех.

Цель изобретения — повышение точности преобразования непрерывных сигналов, существенно изменяющихся в пров код в условиях воздействия низкочастотной и высокочастотной помех.

На фиг 1 представлена блок-схе ма пресбразователя; на фиг. 2 и 3 временные диаграммы его работы; на фиг, 4 и 5 — блок-схема входящего в состав устройства блока управления и временные диаграммы его работы. устройство состоит из вычитателя

1, фильтра 2 верхних частот, первого инвертора 3, сумматоров 4 и 5, вероятностных реле 6 и 7, ключей 8 и 9, компаратсров !О и 11 с гистерезисными характеристпклии, второго 12 и треИзобретение относится к средствам преобразования формы представления информации и может быть использовано в системах передачи и обработки информации для преобразования непрерывных, существенно изменяющихся в процессе преобразования сигналов в двоичный позиционный код в условиях воздействия низкочастотной и высокочастотной помех„

Целью изобретения является повышение точности преобразования непрерывных сигналов, существенно изменяющихся в процессе преобразования

1640823 тьего 13 инверторов, реверсивного счетчика 14, цифроаналогового преобразователя 15, блока 16 управления, переключателей 17 и 18, Блок,.16 управления состоит из триггера 19, первого элемента И 20, элементов ИЛИ-НЕ 21, ИСКЛЮЧАЮЩЕЕ ИЛИ

22, И-НЕ 23, ИЛИ 24, второго элемента И 25, расширителя 26 импульсов и элемента 27 задержки. Причем вход элемента 27 задержки и первый вход элемента И-НЕ 23 объединены и являются первым входом блока 16 управле ния °

На фиг, 2а изображен входной полезный сигнал V(t) (ломаная 1), искаженный высокочастотной помехой

S(t) (ломаная 2) и низкочастотной помехой X(t) (кривая 3). На Фиг. 2б ломаной 1 изображен входной полезный сигнал V(t), а ломаной 2 — сигнал

F(t) с выхода ЦАП 15. На фиг, 2в ломаной 1 изображен сигнал с выхода вычитателя 1, представляющий собой аддитивную смесь полезного разностного сигнала Е (t), низкочастотной помехи X(t) и высокочастотной помехи S(t), а кривой 2 изображена низкочастотная помеха X(t) ° На фиг. 2г ,изображен сигнал с выхода фильтра 2, .на фиг. 2д - сигнал "Сброс", на фиг. 2е - сигнал с первого выхода блока 16 управления, на фиг, 3a— сигнал с выхода сумматора 4, а на фиг. Зб — сигнал с выхода второго

35 сумматора 5. На фиг. Зв изображен сигнал с выхода вероятностного реле

6, а на фиг. Зд — сигнал с выхода вероятностного реле 7. На фиг. Зг

40 изображен сигнал с выхода компаратора 11, а на фиг. 3e — сигнал с выхода компаратора 10. Сигналы с выходов инверторов 13 и 12 изображены соответственно на фиг. Зж, и. Сигналы с

45 выходов реверсивного счетчика 14 изображены на фиг. Зк,на фиг. 5а сигнал "Сброс", на фиг, 5б — сигнал с выхода компаратора 10, на фиг. 5н— сигнал с выхода инвертора 13, а на

50 фиг. 5г -. сигнад с выхода инвертора 12.. На фиг. 5д изображен сигнал с выхода элемента, ИЛИ-,НЕ 21, на фиг. 5e— сигнал с выхода расширителя 26 импульсов, а на фиг, 5ж — сигнал .с выхода элемента И 25.. На фиг. 5и изображен сигнал с выхода элемента HCKJIIOЧАЮ111ЕЕ, ИЛИ 22, на фиг, 5к — сигнал с выхода элемента И-НЕ 23, на фиг, 5м — сигнал с выхода элемента ИЛИ

24, на фиг. 5л — сигнал с выхода элемента И 20. На фиг, 5н изображен сигнал с первого выхода (выхода Q) триггера 19, а на фиг. 5п — сигнал с второго выхода (выхода Q) триггера

19. Первый и второй выходы триггера

19 являются соответственно первым и вторым выходами блока 15 управления.

Преобразователь работает следующим образом.

В исходном состоянии реверсивный счетчик 14 сигналом "Сброс" (фиг.2д), поступившим в момент t с шины "Сброс"

0 1 производится в начальное состояние, при этом во всех его разрядах записывается "0". Нулевой код соответствует нулевому потенциалу с выхода

ЦАП 15.

После окончания импульса "Сброс" (фиг. 2д) при нулевом полезном сигнале V(t) на входе устройства (фиг. 2а, ломаная 1) и наличии только низкочастотной помехи X(t) (фиг, 2а, кривая 3) и высокочастотной помехи S(t) (фиг. 2а, ломаная 2) на выходе компаратора 10 (фиг. 3r, б) и 11 (фиг. 3e) формируются сигналы логических "О", близких к нулевому потенциалу. Ключи 8 и 9 разомкнуты под воздействием нулевых сигналов с выходов компараторов 10 и 11. Сигналы логических "О" поступают соответственно на вход инверторов 12 и 13, на выходах которых формируются сигналы логических " 1" (фиг. Зи, ж).

Сигналы логических "1", поступающие с выходов инверторов 12 и 13 соответственно на первый вход (вычитания) и второй вход (суммирования) реверсивного счетчика 14, обеспечивают неизменность нулевого состояния его (фиг. Зк). Кроме этого, сигналы логических "1" с выходов инверторов

12 и 13 поступают соответственно на первый и второй входы блока 16 управления, на третьи входы которого поступает нулевой код с выхода реверсивного счетчика 14, а на четвертый вход блока 16 поступает сигнал логического "0" с выхода компаратора 10. Под действием этих сигналов на первом выходе блока l6 формируется сигнал логического "0" (фиг. 2е), а на втором выходе сигнал логической "1".

16408

l5

25

35

50

Формирование таких сигналоВ происходит следующим образом. При приходе сигнала "Сброс" (фиг, 5а) в момент С „- на выходе реверсивного счетчика 14 формируется нулевой код (фиг. Зк), который поступает на входы элемента ИЛИ-HE 21. Под действием нулевого кода на выходе элемента ИЛИ-НЕ 21 формируется сигнал логической "1" (фиг, 5а) . Этот сигнал поступает на первый вход элемента HCKJIIO×AÐÃtÅE ИЛИ 22 и на первый вход элемента И 25. Сигнал логической "1" с выхода инвертора 12 (фиг. Зд) поступает на первый вход элемента И-НЕ 23 и через элемент задержки 27 (фиг 5г) на первый вход элемента ИЛИ 24, Сигнал логического

"0" с выхода компаратора 10 (фиг.3е, 5б) через расширитель 26 импульсов (фиг. 5e) поступает на второй вход элемента И 25, на выходе которого под действием этого сигнала формируется логический "0" (фиг. 5ж). Логический "0" с выхода элемента И 25 поступает на второй вход элемента

ИСКЛЮЧАВ! !ЕЕ ИЛИ 22 и на второй вход элемента ИЛИ ?4, на выходе которого под действием сигнала логической

"1" с выхода элемента задержки сформирован сигнал логической "1" (фиг. 5м). Сигнал логической "1" с выхода элемента ИЛИ 24 поступает на Р-вход (вход установки 0 ) триггера 19. На выходе элемента ИСКЛ!ОЧАNPIEE ИЛИ 22 под действием сигнала логической "1" с выхода элемента

ИЛИ-НЕ 21 и логического "0" с выхода элемента И 24 формируется сигнал логической "1" (фиг, 5и), Под действием сигнала логической "1" с выхода элемента ИСКЛК)ЧАИ!"ЕЕ ИЛИ 22, поступающего на второй ввод элемента

И-НЕ 23, и сигнала логической "1" с выхода инвертора 12,на выходе элемента И-HF. 23 формируется сигнал логического "0" (фиг„ 5к), который затем поступает на первый вход элемента И 20, на второй вход которого поступает с выхода инвертора 13 сигнал логической "1" (фиг. 5в). Под действием этих сигналов на выходе элемента И 20 формируется сигнал логического "0" (фиг„ 5л), который прступает íà S-вход (установки "1") триггера 19.На выходе триггера 19,являющемся первым выходом блока 16, под действиемлогического "0" с выхода элемента

23

И 20 и сигнала логической "1" с выхода ИЛИ 24 формируется сигнал логического "0" (фиг. 5н), а на выходе

О триггера 19, являющемся вторым входом блока 16 вЂ, сигнал логической

"1" (фиг. 5п).

Под воздействием логического "0", поступающего на управляющий вход пер— ного переключателя 17 с первого вы.хода блока 16, переключатель 17 закрыт по первому информационному входу и открыт по второму информационному входу, при этом на его выходе устанавливается нулевой потенциал. Под действием сигнала логической "1", поступающего на управляющий вход второго переключателя 18 с второго выхода блока 16, переключатель 18 закрыт по второму информационному входу и открыт по первому информационному входу, при этом на его выходе устанавливается напряжение дополнительного смещения Upas ev

Фильтр 2 подавляет низкочастотную помеху X(t) и пропускает практически без изменений высокочастотную помеху

S(t) (фиг. 2r), которая поступает на третий вход сумматора 5 и через инвертор 3 на первый вход сумматора 4.

На вторые входы сумматоров 4 и 5 поступает напряжение смещения U „„, необходимое для обеспечения работы вероятностного реле 7 на сигналы отрицательной полярности и для обеспечения работы вероятностного реле

6 на сигналы положительной полярности. Для этой >.;е цели, а также для того, чтобы применять одинаковые вероятностные реле, используется инвертор 3„ Лля обеспечения изменения уровней срабатывания вероятностных реле 6 и 7 на четвертые входы сумматоров 4 и 5 поступают сигналы соответственно с выходов переключателей

17 и 18. На третий вход сумматора

4 и первый вход сумматора 5 поступают сигналы логических "0", близкие к нулевому потенциалу с выходов соответственно компараторов 10 и 11.

На четвертый вход сумматора 4 поступает нулевой потенциал с выхода первого переключателя 17, а на четвертый вход сумматора 5 с выхода переключателя 18 поступает напряжение дополнительного смещения Ug gg с@ . Сигналы с выходов сумматоров 4 (фиг, За) и

5 (фиг. Зб) поступают соответственно на выходы вероятностных реле 6 и 7.

1640823

50 вероятностное реле 6 определяет положение входного сигнала g(t) по отношению к положительному порогу а " (q —, Ujoa.ñé) /2, где q - mar

KBGpToBRHHH q ) Ug()g,А . Вероятностное реле 7 определяет положение сигнала 7(й) на входе по отношению к отрицательному порогу -а.=

-(q + Upon w )/2. При этом на 10 выходе вероятностного реле 6 (фиг, Зв) и на выходе вероятностного реле 7 (фиг. Зд) формируются сигналы, пропорциональные вероятности пребывания входного сигнала соответственно выше положительного порога а и ниже отрицательного порога

-а . Вероятность пребывания высокочастотной помехи Я() вьппе положительного порога а<, близка к нулю,,поэтому на выходе вероятностного реле 6 формируется потенциал, близкий к нулю (фиг, Зв). На выходе блока 7 также формируется потенциал, близкий к нулю (Фиг. Зд). 25

На вторые входы компараторов 10 и 11 с гистерезисными характеристиками подается опорное напряжение

U и, необходимое для обеспечения нужных режимов работы„ Поскольку 30 на первые входы компараторов 10 и 11 поступают сигналы, близкие к нулю и не превосходящие первых уровней срабатывания U >< (фиг, Зв, д), то они не изменяют своего состояния и на их выходах остаются сформированные сигналы логических "0" (фиг. 3r, е). Параметры фильтра (постоянная времени) выбираются исходя из частотных свойств помехи X(t), а значе-. 40 ние Б „„„ выбирается исходя из параметров полезного сигнала V(t) в зависимости от скорости его изменения.

При поступлении на вход устройства в момент t< переднего фронта полезного импульса положительной полярности Ч(й) с наложенной на него низкочастотной помехой X(t) и высокочастотной помехой S(t) (фиг. 2а) фильтр подавляет низкочастотную помеху X(t), пропускает практически без искажений ВЧ помеху и искажает при этом полезный сигнал V(t) (фиг. 2г). Сигнал V(t) (фиг. За, ломаная 1) и полезньй разностный сиг. 55 нал Е (1) = V(t) — r(t), который формируется на выходе вычитателя 1, (фиг. 2в) на первом такте идентичны, так как сигнал P(t) поступающий с выхода ЦАП 15 на второй (инвертирующий) вход вычитателя 1, равен нулю (фиг. 2б, ломаная 1). Искажения полезного разностного сигнала Z (t) ( фильтром 2 верхних частот можно оценить QBSHHHeA между полезным разностным- сигналов Е (t) и сигналом G(t) с выхода фильтра (фиг. 2г). Эта разница растет и достигает максимума, равного Uz Пд п д /2 в момент tg срабатывания вероятностного реле .6.

На первьп вход сумматора 5 поступает "0" с выхода компаратора 11, на второй вход поступает напряжение смещения У, на третий вход поступает аддитивная смесь сигнала (t) и помехи S.(t) (фиг. ?г), а на четвертьп вход поступает напряжение дополнительного смещения 13роп смс выхода переключателя 18, Сигнал с выхода сумматора 5 (фиг, Зб) поступает на вход вероятностного реле 7, Вероятность пребывания сигнала положительной полярности, искаженного

ВЧ-помехой Б() на входе вероятностного реле 7 ниже порога отрицательной полярности -а (фиг. Зб), близка к нулю, поэтому вероятностное реле 7 не изменяет своего срстояния и с его выхода на вход компаратора

10 поступает сигнал О (t) близкий по своему значению к нулю (фиг. Зд).

Компаратор 10 также не изменяет своего состояния, на его выходе остается сигнал логического "0" (фиг.Çe), Аддитивная смесь сигнала Г() из высокочастотной помехи поступает также с выхода фильтра 2 через инвертор 3 на первьпr вход сумматора

4, на второй вход сумматора 4 поступает напряжение смещения U<> на третий вход поступает "0" с выхода компаратора 10, а на четвертьп вход с выхода переключателя 17 поступает нулевой потенциал, Сигнал с выхода сумматора 4 поступает на вход вероятностного реле 6, Вероятность пребывания сигнала положительной полярности выше положительного порога а возрастает с нарастанием полезного разностного сигнала (фиг. 2г), поэтому сигнал Q<(t) на выходе,вероятностного реле 6 отрицательной полярности, пропорциональньпЪ этой вероятности, также возрастает по своему абсолютному значению (фиг.Зд).

Временная диаграмма для случая инвертирования полезного раэностного

1640823

l0 сигнала Е (t) с наложенной помехой

S(t) и потенциалом либо U »»n либо нуль на входе вероятностного реле 6 приведена на фиг. За. Как только сигнал достигнет значения, соответствующего вероятности 0 5 (фиг. Зв), на выходе компаратора

11 в момент t появляется сигнал логической» "1" (фиг. Çr). Этот сиг10 нал поступает на вход инвертора 13, где инвертируется (фиг. Зж), на управляющий». вход ключа 9 и на первьп» вход сумматора 5. Ключ 9 замыкается и сигнал Og(t) с выхода вероятност15 ного реле 6 спадает со значения, соответствующего вероятности 0,5, до значения, соответствующего вероятности,О (фиг. Зв) за время tpa>p =

= сопв, которое обусловлено внутрен- 20 ним сопротивлением ключа 9„ В момент равенства нулю сигнала g<(t) (фиг. Зв) компаратор 11 с гистерезисной характеристикой вновь срабатывает и на его выходе формируется сиг- 25 нал логического "0"„ Таким образом, на выходе компаратора 11 формируется импульс, которьп» поступает на первый вход сумматора 5 и этим блокирует вероятностное реле 7 на время 30 своего существования tF»a3p (@»»r.Зб).

Влокировка вероятностного реле 7 необходима для того, чтобы избежать его ложного срабатывания в момент записи нового значения кода на выходе реверсивного счетчика 14, когда полезньп» сигнал нарастает.

Под воздействием сигнала логического "0" с выхода инвертора 13, поступающего в момент t Ha второй 40 вход (вход суммирования) реверсивного счетчика 14, на выходе его формируется код с l" в младшем разряде, а в остальных разрядах — "0" (фиг. Зк), Под действием полученного 45 кода, поступающего на третьи входы блока 16, потенциала логической "1" с выхода инвертора 12 (фиг. Зи), поступающего на первый вход блока 16, потенциала логического "0" с выхоца компаратора 10 (фиг. 3e), поступаю50 щего на четвертьп» вход блока 16, и короткого импульса логического

"0" длительностью < pa3p с выхода инвертора 13 (фиг „Зж) блок 16 остается в первоначальном состоянии. При этом с его первого выхода поступает потенциал логического "0" (фиг. 2е), а с второго выхода — логической

"1" (фиг. 2ж) . Такие сигналы с выхода блока 16 формируются следующим образом. Под действием полученного

"нулевого" кода с выхода реверсивного счетчика 14 (фиг. Зк) на выходе элемента ИЛИ-НЕ 21 формируется сигнал логического "0" (фиг. 5д), который поступает на первые входы элемента ИСКЛ10ЧАИП!ЕЕ ИЛИ 22 и 25. Нулевой потенциал с выхода компаратора 10 (фиг. 3e) поступает через расширитель

26 импульсов (фиг. 5е) на второй вход элемента И 25. Под воздействием сигналов логических "0" элемент И 25 остается в прежнем нулевом состоянии (фиг. 5ж). Сигнал логической с выхода инвертора 12 (фиг. 5и) поступает через элемент задержки 27 (фиг. 5r) на первый вход элемента ИЛИ

24. Под действием сигнала логической

" 1." с выхода элемента задержки 27 и логического "0" с выхода элемента

И 25 элемент ИЛИ 24 остается в прежнем "единичном" состоянии (фиг. 5м).

Под действием нулевых сигналов с выходов элемента ИЛИ-НЕ 21 (фиг. 5д) и элемента И 25 (фиг. 5ж) на выходе элемента ИСКЛ10ЧА101 (ЕЕ ИЛИ 22 формируется сигнал логического "0" (фиг, 5и) .

Под действием этого сигнала, поступающего на второй вход элемента И-НЕ

23, и логической "1" с выхода инвертора 12 на выходе элемента И-FIF. 23 формируется сигнал логической "1" (фиг. 5к). Элемент И 20 под воздействием "единичного" сигнала с выхода элемента И-НЕ 23 и сигнала логического "0" с выхода инвертора 13 (фиг, 5в) остается в прежнем нулевом состоянии (фиг. 5л) до окончания импульса логического "0" длительностью с выхода инвертора 13. Под воздействием исходных сигналов с выходов элементов И 20 и ИЛИ 24 триггер

19 остается также в исходном состоянии. После окончания импульсов логического "О" с выхода инвертора 13 (фиг„ 5в) на выходе элемента И 20 формируется сигнал логической "1" (фиг, 5л), который поступает на Sвход триггера 19. Состояние выходов триггера 19 g (второй выход) — "единичное" и О (первьп» выход) — "нулевое" не изменяется. Значит и не изменяются исходные состояния переключателей 17 и 18. Код с выходов реверсивного счетчика 14 поступает также на соответствующие входы ЦАП 15.

1640823

35

Под действием кода с "1" в младшем разряде и "0" в остальных разрядах на выходе ПАП 15 формируется потенциал Р(), соответствующий единице младшего разряда (фиг. 2б, ломаная 1).

Этот потенциал поступает на второй (инвертирующий) вход вычитателя 1.

На выходе вычитателя 1 формируется полезный разностньпг сигнал Z (t)

= V(t) — Р() с наложенной на него низкочастотной помехой X(t) и помехой S(t), который поступает на вход фильтра 2 верхних частот (фиг. 2в). учитывая, что передний фронт скачка напряжения F(t) = q пройдет через фильтр 2 практически без искажений, то на выходе фильтра 2 в момент будет сформирован сигнал G(t) амплитудой (q Удое,, ) / 2-q (q +

+ U >> o M ) /2 с наложенной на него помехой S(t) (фиг, 2г) . Так как сигнал G(t) = -ф + П ш1 ) /2 по абсолютной величине больше величины отрицательного порога -а = -(q—

25 — U „ „„) /2 срабатывания реле 7

Д0Р, сг (фиг. Зб) на величинУ Uäоп, ад э для того, чтобы вероятностное реле 7 определяло вероятность пребывания сигнала Z (t) ниже отрицательного порога -а = -(q + UAon.ñì )/2 на

2 третий. вход сумматора 5 с выхода переключателя 18 поступает напряжение дополнительного смещения П,гд, м

После окончания импульса с выхода компаратора 11 (фиг,. Зг) в момент снимается блокировка реле 7, При

II дальнейшем нарастании полезного сигнала V(t) а следовательно, и полезt г ного разностного сигнала 7. (t) на 40 ( выходе суиматора 5 в момент t< будет сформирован сигнал, искаженный. помехой S(t) с амплитудой по абсолютной величине меньше отрицательного пороra -а1= -(q U>< см)/2 срабатывания 45 реле 7 (фиг. Зб), Поэтому вероятность пребывания сигнала отрицательной полярности, искаженного помехой

S(t) с выхода сумматора 5, ниже отрицательного порога -a < = — (q — U <>) /

/2 будет меньше 0,5, а сигнал О () с выхода реле 7, пропарциональньп этой вероятности, меньше уровня Ug g (фиг. Зд) . Поскольку сигнал 0<(t) меньше уровня Бп срабатывания компа. о, 55 ратора 10, то он не изменит своего первоначального нулевого" состояния, Следовательно, все устройство после окончания импульса, с выхода компаратора 11 не изменит своего состояния. В момент t окончился ( первый цикл работы устройства. При дальнейшем нарастании полезного сигнала V(t) устройство работает аналогично, как на первом цикле. При этом реверсивный счетчик 14 на своем выходе .формирует код, соответствующий числу импульсов, поступающих на его вход суммирования, а на выходе

ЦАП 15 формируется потенциал F(t), соответствующий коду с выхода реверсивного счетчика 14, При спаде полезного разностного сигнала (фиг. 2в), т.е. при спаде полезного сигнала V(t) (фиг. 2б, ломаная 2) устройство работает аналогично. Сигнал G(t) с выхода филЬтра 2, искаженньпr ВЧ-помехами, также спадает (фиг. 2г). Вероятность пребывания этого сигнала выше положительного порога а уменьшается, поэтому сигнал () на выходе вероятностного реле 6, пропорциональный этой вероятности, уменьшается по абсолютной величине до нуля (фиг. Зв), Вероятность превышения сигнала отрицательной полярности с выхода сумматора 5 (фиг. Зб) ниже отрицательного порога -а» увеличивается, а следовательно, сигнал О () с выхода вероятностного реле 7, пропорциональньпг этой вероятности, растет по абсолютной величине (фиг. Зд)„ При достижении сигналом уровня Ug, соответствующего вероятности 0,5, на выходе компаратора 10 с гистерезисной характеристикой в момент t> формируется сигнал логической "1" (фиг. 3e), а на выходе инвертора 12 — сигнал логического "0" (фиг. Зи), Под воздействием сигнала логического "0" с выхода инвертора 12 на выходе реверсивного счетчика 14 формируется код на "единицу" меньше предыдущего значения (фиг. Зк). Блок управления с задержкой С „ формирует под воздействием поступающих на него сигналов в момент t сигнал логичесэ кой "1" с первого выхода (фиг. 2е) и сигнал логического "01 с второго выхода (фиг. 2ж). Такие сигналы с выходов блока 16 формируются следующим образом, Сигнал логической "1" chopмированньп» в момент ty на выходе компаратора 10 (фиг. 5б) поступает. через инвертор 1? на вход элемента задержки и первый вход элемента И-НЕ 23, на вход расширителя 26 импульсов.

1640823

13

Код с выхода счетчика 14 (фиг. Зк) поступает на входы элемента ИЛИ-НЕ 21, Если хотя бы в одном,из разрядов кода присутствует логическая "1", то на выходе элемента ИЛИ-НЕ 21 сформиро5 ван сигнал логического "0" (фиг. 5д), который поступает на первые входы элемента ИСКЛБЧЛ101!ЕЕ ИЛИ 22 и элемента И 25, Сигнал логической "1" длительностью t д„ р с выхода расширителя 26 импульсов (фиг. 5e) поступает на второй вход элемента И 25, который остается в первоначальном нулевом состоянии (Лиг. 5, ж), Задержанньп на вреия t >< сигнал логи— ческого "0" (фиг. 5г) поступает на четвертьп вход элеиента ИЛИ 24. Под воздействием сигналов логического

"0", поступающих с выходов элементов

25 и 27, на выходе элемента ИЛИ 24 в момент t z формируется сигнал лоl гического "О" (фиг . 5и), которьп поступает на R-вход триггера 19.

Под воздействием нулевых сигналов с выходов элементов И 25 и ИЛИ-НГ 21 элемент ИСКЛК)ЧАИ!пГГ ИЛИ 22 не изме30 няет своего нулевого состояния (фиг „5и), Элемент И-HF 23 не изменит своего единичного состояния (фиг. 5к). Под действием сигнала логической "1", поступающего с выхода элемента И-HF. 23 на первьп вход элемента И 20 и с выхода инвертора

13 на второй вход элемента И 20, элемент И 20 остается в прежнем едиI ничном состоянии (фиг. 5л), Триггер

19 изменяет свое состояние под действием сигнала логической "1", поступающей с выхода элемента И 20 íà S- 4О вход (установки " 1") триггера 19, и сигнала логического 0, поступающего с выхода элемента ИЛИ 24 íà R-вход (установки "0") триггера 19„ При этом на выходе О триггера 19, являющемся первым выходом блока 16, в момент формируется сигнал логической

"1" (фиг„ 5и), а на выходе 0 триггера 19, являющемся вторым выходом блока 16, — сигнал логического "0" (фиг, 5п). Под воздействием этих сигналов, поступающих соответственно на управляющие входы переключателей 17 и 18, переключатель 17 открывается по первому входу и закрывается по второму, переключатель 18 закрывает55 ся по первому входу и открывается по второму. При этом с выхода переключателя 17 поступает потенциал

UpIIII,q а с выхода переключателя

18 — нулевой потенциал. Поэтому далее вероятностное реле 6 определяет положение входного сигнала V(t) по отно.шению положительного порога а =

У (q + UpIIII, р,ц )/2, а вероятностное реле 7 по отношению к отрицательному порогу -а„= -(а — И4р„сM ) /2. Далее устройство работает аналогично, как на возрастание сигнала V(t) на входе устройства.

С окончанием импульса с выхода

ll компаратора 10 в момент t заканчивается цикл работы устройства при спаде полезного сигнала V(t) При дальнейшем спаде сигнала V(t) циклы преобразования сигнала V(t) в код повторяются до тех пор, пока код на выходе реверсивного счетчика 14 в момент t4. не станет нулевкм, Особенности работы устройства на последнем цикле связаны с работой блока 16 с момента t4, поэтому рассмотрим его работу и» последнем цикле„ При поступлении нулевого кода в момент t4 (фиг, Зк) с выхода реверсивного счетчика 14 на вход элемента ИЛИ-HF. 21 на его выходе формируется сигнал логической "!" (фиг.5д), который поступает на первые входы элементов И 25 и ИСКЛИЧА!О! !ЕЕ ИЛИ 22.

Сфориированньп в момент t4 сигнал логической "1" с выхода компаратора

10 поступает на первьп вход распп<рителя импульсов 26, где "расширяется" (фиг„ 5e) и через инвертор 12, где инвертируется (фиг. Зи), — на вхоп элемента 27 задержки и на первьп вход элемента И-HF. 23„ Сигнал логической "1" длительностью tlIyp,р с выхода расширителя 26 импульсов поI ступает на второй вход элемента И 25, а сигнал логического "0" с выхода инвертора 12 задерживается на время t д элементом 27 3BJIPpKI

ИЛИ 24 поступает сигнал логической

31 tt

1 длительностью i l1 II р с выхода элемента И 25 (фиг. 5ж). Гдиничное состояние элемента ИЛИ 24 (фиг. 5м) не изменяется. Сигнал логической "1" с выхода элемента ИЛИ 24 поступает на

R-вход триггера 19. Задержка сигнала логического "О" .с выхода инвертора 12 до появления сигнала логической "1" с выхода элемента И 25 необходима для того, чтобы на выходе элемента ИЛИ 24

1640823

50 исключить появление в интервале времени от t * до t < сигнала логичес( кого "0", Сигнал логической ".1" с выхода элемента И 25 поступает также на второй вход элемента ИСКЛЮЧАЮ11ЯЕ

ИЛИ 22. При неодновременном появлении сигналов логической "1" на первый и второй входы элемента ИСИПОЧАЮЩЕЕ ИЛИ 22 в момент, близкий к t, на выходе этого элемента возникает короткий импульс логической "1" (фиг. 5и), Длительность этого импульса обусловлена разностью задержки цепочки, состоящей из инвертора 12, реверсивного счетчика 14, элемента

ИЛИ-НЕ 21, и цепочки, состоящей из расширителя 26 импульсов и элемента

И 25. Этот импульс приходит на вход элемента И-НЕ 23 с задержкой по срав20 нению с приходом на другой его вход сигнала логического "0" с выхода инвертора 13. Поэтому "единичное" состояние элемента И-HE 23 в момент, близкий к й,1, не изменяется, а сле- 25 довательно, не изменяется единичное состояние элемента И 20, на оба входа которого поступают сигналы логической "1" с выхода элемента И HE 23 и инвертора t3. Не изменяется состояние триггера 19, поскольку на его R- u S-входы поступают сигналы логических "1" с выходов элементов

ИЛИ 24 и И 20. После окончания сигнала логической "1" длительностью

t HM„pc выхода расширителя 26 импульсов (фиг, 5е) на выходе элемента И 25 в момент t5- формируется сигнал логического "0" (фиг. 5ж), а на выходе элемента ИСКЛЮЧАЮ!1!ЕЕ ИЛИ

22 — сигнал логической "1" (фиг.5и). пОскОльку tggpр) t Ppzp ф To K этому моменту на выходе инвертора 12 сформирован сигнал логической "1" (фиг, Зи) который поступает на перУ

45 вый вход элемента И-НЕ 23 и через элемент 27 задержки на первый вход элемента ИЛИ 24. Единичное состоя1 ние элемента ИЛИ 24 не изменяется (фиг. 5м), а на выходе элемента

ИЛИ-НЕ 23 формируется сигнал логического "0" (фиг. 5к), которйй поступает на первый вход элемента И 20.

На выходе элемента И 20 формируется сигнал логического "0" (фиг. 5л), ко55 торый переводит тригг ер 19 в друг ое состояние, при этом íà его выходе

If fI

Q формируется сигнал логического 0 а на выходе — сигнал логической

"1". Под воздействием сигналов с выхода триггера 19 переключатель 17 закрывается по первому входу и открывается по второму, а переключатель

18 закрывается по второму входу и открывается по первому. Устройство перешло в исходное состояние и готово к преобразованию следующего информационного импульса V(t), искаженного ВЧ-помехой S(t) и НЧ-помехой X(t).

Формула изобретения

1. Аналого-цифровой преобразователь, содержащий фильтр верхних частот, первый инвертор, первый и второй сумматоры, первое и второе вероятностные реле, первый и второй ключи, первый и второй компараторы с гистерезисными характеристиками, цифроаналоговый преобразователь, реверсивный счетчик и вычитатель, первый вход которого .является входной шиной, выход соединен с входом фильтра верхних частот, а второй вход— с выходом цифроаналогового преобразователя, входы которого соединены с соответствующими выходами реверсивного счетчика, которые являются выходными шинами, первый вход первого сумматора соединен с выходом первого инвертора, второй вход является шиной напряжения смещения, третий вход объединен с управляющим входом первого ключа и соединен с выходом первого компаратора с гистерезисной характеристикой, а выход соединен с входом первого вероятностного реле, первый вход второго компаратора с гистерезисной характеристикой объединен с информационным входом второго ключа н соединен с выходом первого вероятностного реле, а второй вход является шиной опорного напряжения, управляющий вход второго ключа объединен с первым входом второго сумматора и соединен с выходом второго компаратора с гистерезисной характеристикой, второй вход второго сумматора является шиной напряжения смещения, а выход соединен с входом второго вероятностного реле, первый вход первого компаратора с гистерезисной характеристикой объединен с информационным входом первого ключа и соединен с выходом второго вероятностного реле, второй вход первого компаратора с гистерезисной характе17

1640823 ристикой является шиной опорного напряжения, а выходы первого и второго ключей являются шинами нулевого потенциала, отличающийся тем, что, с целью повышения точности

5 преобразования непрерывных сигналов, существенно изменяющихся в процессе преобразования в код в условиях воздействия низкочастотной и высокочас10 тотной помех, в него введены второй и третий инверторы, первьп» и второй переключатели и блок управления, причем вход вычитания реверсивного счетчика объединен с первым входом блока

5 управления и соединен с выходом второго инвертора, вход суммирования объединен с вторым входом блока управления и соединен с выходом третьего инвертора, а вход установки является шиной Сброс, кодовые входы

fl tl 20 блока управления объединены с входами цифроаналогового преобразователя соответственно, третий вход блока управления объединен с входом второго инвертора и подключен к выходу первого компаратора с гистерезисной характеристикой, первьп" выход соединен с управляющим входом первого переключателя, а второй выход - с управляющим входом второго переключателя, третий вход второго сумматора и вход первого инвертора объединены и соединены с выходом фильтра верхних частот, вход третьего инвертора подключен к выходу второго компаратора с гистереэисной характеристикой, выход первого переключателя соединен с четвертым входом первого сумматора, а выход второго переключателя - с четвертым входом второго сумматора, первые информационные входы первого и второго переключателей являются шиной напряжения дополнительного смещения, а вторые информационные входы — шиной нулевого потенциала.

2. Преобразователь по . 1, о т— л и ч а ю шийся тем, что блок управления содержит два элемента

И, элементы И-HE ИЛИ-НЕ, ИЛИ, ИСКЛЮЧЛ»ОРФЕЕ ИЛИ, элемент задержки, расширитель импульсов и триггер, причем вход элемента задержки и пер вьп» вход элемента И-HE объединены и являются первым входом блока, выход элемента задержки соединен с первым входом элемента ИЛИ, второй вход элемента И-НЕ соединен с выходом элемента ИСКЛЮЧИОЩЕЕ ИЛИ, а выход — с первым входом первого элемента И, вто» рой вход которого является вторым входом блока, а выход соединен с Sвходом триггера, Р-вход которого соединен с выходом элемента ИЛИ, D- u

С-вход триггера объединены и являются пп»ной нулевого потенциала, а инверсный и прямой выходы являются первым и вторым выходами блока, входы элемента ИЛИ-НЕ являются кодовыми входами блока, первьп» вход второго элемента И и первьп» вход элемента

ИСКЛЮЧАИ111ЕЕ ИЛИ объединены и соединены с выходом элемента ИЛИ-НЕ, вход расширителя импульсов является третьим входом блока, а выход соединен с вторым входом второго элемента И, второй вход элемента ИСКЛВЧАЮЩЕЕ ИЛИ и второй вход элемента ИЛИ объединены и соединены с выходом второго элемента И.

1640823,М

1640823 азоАг;лс ж е ,/ о, /

) ./ ! T !

ЕЕп Ь

Составитель В. Махнанов

Техред М,Моргентал Корректор А.Осауленко

Редактор Н, Лазаренко

Заказ 1022 Тираж 471 Подписное

ВНИИПИ Государстве. (ного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, И-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101