Устройство изменения фазового сдвига

 

Изобретение может быть использо ми для определения фазовых сдвиг ов сигналов, содержащих постоянную составляющую Цель изобретения - повышение точности и быстродействия при наличии в сигнале п-- стоянной составляющей Устройство содержит генератор 1 опорного напряжения, перемножители 2, 3 и 6, квадраторы Д и Ь интеграторы 7-14, вычислительный блок 15 и индикатор 16, Цель достигается за счет выполнения дополнительных измерений и использования оптимальной (по систематической и случайным погрешностям) обработки результатов измерений 4 ил

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 01 R 25/00

)ы

/ цццц

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ. ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4616002/21 (22) 02.12.88 (46) 07.05.91. Бюл. ¹ 17 (71) Красноярский политехнический институт (72) Ф,В.Зандер и М.К.чмых (53) 621.317.77 (088.8) (56) Авторское свидетельство СССР

¹ 1377765, кл, G 01 R 25/00. 1985.

Труды Краевой конференции, т, 1. r . Красноярск, 1971, с. 3-7. (54) УСТРОЙСТВО ИЗМЕРЕНИЯ ФАЗОВОГО СДВИГА

Изобретение относится к области электрорадиоизмерений и может быть использовано для измерения сдвига фаз сигналов, в составе которых присутствует постоянная составляющая, за малое время измерения, в том числе и за время измерения меньшее периода сигнала, а также некратное периоду сигнала, с повышенной точностью и помехоустойчивостью.

Целью изобретения является повышение точности и быстродействия измерения фазового сдвига при наличии в сигнале постоянной составляющей.

На фиг, 1 приведена структурная схема устройства; на фиг, 2 — структурная схема блока управления; на фиг. 3 — структурная схема генератора опорного напряжения; на фиг. 4 — эпюры напряжения в блоке управления.

Устройство содержит генератор 1 опорного напряжения, первый и второй перемножители 2 и 3, входы которых подключены к входу измеряемого сигнала и. Ж, » 1647446 А1 (57) Изобретение может быть использовано для определения фазовых сдви ав сигналов, содержащих постоянную составляющую.

Цель изобретения — повышение точности и быстродействия при наличи«в сигнале постоянной составляющей. Устройство содержит генератор 1 опорного напряжения, перемножители 2, 3 и 6, квадраторы 4 и 5, интеграторы 7-14, вычислительный блок 15 и индикатор 16. Цель достигается за счет выполнения дополнительных измерений и использования оптимальной (по систематической и случайным погрешностям) обработки результатов измерений, 4 ил. выходам генератора 1 опорного напряжения; первый и второй квадраторы 4 и 5, входы которых подключены к выходам генератора 1 опорного напряжения; третий перемножитель 6, входы которого также подключены к выходам генератора 1 опорного напряжения; интегратор 7, вход которого подключен к входу измеряемого сигнала; интеграторы 8-12, входы которых 4 подключены соответственно к выходам пер- фь ваго и второго перемножителей 2 и 3, пер- ф, ваго и второго квадраторов 4 и 5 и третьего С) перемножителя 6; интеграторы 13 и 14, входы которых подключены к выходам ге- нератора 1 опорного напряжения

Р., вычислительный блок 15, входы которого подключены к выходам интеграторов 7-14, а выход — к входу индика гора 16; блок 17 управления, выходы которого подключены к управляющим входам интеграторов 7-14 и индикатора 16, Блок 17 управления содержит формирователь 18 импульсов пуска (ФИП), времяза1647446 даю{ций элемент (В33) 19 и формирователь

2О импульсов (©{;"), последовательно соединенные между собой. ВыхОДОм блока 17 управления являются шины а и б, причем шина а является выходом Времязадающего элемента 19, а шина б — формирователя 2О импульсов, Шина а подключена к управляюЩим ВхОДВм ГВН80атООа 1 ОпорнОГО напрЯжения и интеграторов 7-14, а ши" à б — к управляющим входам интеграторов 7-14 и индикатора 16, {"енератор 1 Опорного напряжения со дерюит тактов{ гй Генератоо о1 Гп ) вход оторо{-0 подключен к выходу а блока 17 управления, два запомина{ощих -{стаойства (373 2о {i 247 с -»ottbf 1тг-п,- "< пг дф;лючрн{.: K

BL ÕG«à;аХТО;-.1ОГО пе,1:.-.">ВТО R 2 "1 И ПВВ ЦИФООП{ а qGt-{ 8t.t „: t PPG{,—,, »г;В "ТРАМ{Я (Ц „, { {) Я

ВХ ДЫ К ::- ":lUX Г{ВДХ{{181{РНЫ Х СООТВ8ТСТ" вующим вь{ходам;;:. поминающих устройств

22 и 23, а Выходы являются выходами синусНой Воат) И КОСИНУСНОй S..={t) СОСтаВЛЯЮЩИХ опор{.О{-О с Г. ..8 8 ге р=-.., ра 1 Опорнго напряжения, $ стоойство работает следуюгцим,ЯраЗОМ.

Р а первь{А и BYGpQA перемножитслл 2 и

q -,«т,:," ает „д q8P.-{ tq{ tg СИГНВЛ { Вкопа ИЗМВРЧаМОГР СИГ{{ада а q.аКЖЕ {ИНУ Н Я И КО синусная составл я"О щие Опорного сиг, .t8nct G

Выходов Гене|Затора 1 опорного ИВПРЯжения. Гснератоо 1 опооногг» напря. --,;ения может работать в """""t-tàêìHGM режиме либо синхронизироваться От блока 17 УправлениЯ. HB выхОде первого интеГратора 8 фОрмируется сиГнал

Р TÀ а= j ((t)S, (t)dt, 1п о

ГДВ g ИЗМЕРЯВМЫЙ СИГНВЛ, а Scott) СИНУСная сОставляющая ОПОрнОГО сиГнала с ВыхО" да Генератора 1 GAGpHGf«o напряжениЯ.

HB Выходе BTopGrо интегратОра 9 фор.Мируется сигнал

Тп

p - f ((t) s„(t) dt, Где Soc(t) — косинусная составляющая Опорного сигнала с выхода генератора 1 опорного напряжения.

Кроме того, синусная и косинусная составляющие ОпорноГО сиГнала с ВыхОда Ге нератора 1 опорного напряжения возводятся В квадрат при помОщи п8рВОГО и второго квадраторов 4 и 5 и перемножаются между собой при помощи третьего перемножителя 6. На выходе третьего интегратора 10 формируется сигнал а = —..("SÄ (t)dt, 1. "и п о на выходе четвертого интегратора 11 формируется сигнал

Тп

„6* = s,„(t) t, 5

0 на выходе пятого интегратора 12 формируется сигнал: тп

У =-„j Sos (Т ) Зос (t ) dt.

1О Кроме того, на вход шестого интегратора 7 также поступает измеряемый сигнал и на его выходе формируется сигнал

Тп р= j ((t}dt.

1".

Гп о

На входы седьмого и восьмого интеграторов 13 и 14 поступают соответственно синусная и косинусная составляющие опорного сигнала с генератора 1 опорного

2О напряжения, и на выходе седьмого интегратора 13 формируется сигнал

1 тп

++ = — 3 Stts (t } dt, п о а на выходе восьмого интегратора 14 — сигнал. т, ";" = —, Яос(}dt

Гп и

,{О Вычислительный блок 15, куда поступают сигналы со всех интегратор о в 7- 1 4: а, р, а, ф», р, 7, у, у, осуществляет перевод их в цифровую форму и вычисление результата измерения. На

85 индикаторе 16 формируется результат измерения фазового сдвига измеряемого сигнала Относительно Опорного

ДФ о Я р1,м = 3fCtg

4О (-Р )-ь {Рь"-И*)-т{р -И что, как показано выше, соответствует результату измерения фазового сдвига с мини45 мальной погрешностью.

Синхронизацию работы интеграторов

7-14 и индикатора 16 осуществляет блок 17 управления.

Блок 17 управления (фиг. 2) работает.

5О следующим образом.

Формирователь 18 импульсов пуска формирует одиночные импульсы, которые запускают времязадающий элемент 19. Последний формирует импульс, равный по

55 длительности требуемому времени измерения Ти. Этот импульс поступает на выход а блока 17 управления и на вход формирователя 2О импульсов, на выходе которого создается прямоугольный импульс, который поступает на выход б блока 17 управления, 1647446

В течение действия импульса на выходе а длительностью Ти происходит интегрирование сигналов, поступающих на входы интеграторов 7-14. В течение действия импульса на выходе б происходит запоминание ре- 5 зультата интегрирования, вычисление результата измерения и подключение элемента памяти индикатора 16 к выходу вычислительного блока 15, Индикатор 16 запоминает результат измерения и отобража- 10 ет его до прихода следующего импульса по шине б. Для пояснения работы блока 17 управления на фиг. 4 приведены эпюры напряжений в элементах блока 17 управления в точках а, б; в. 15

Вычислительный блок 15 может представлять собой стандартную микроЭВМ с

АЦП на входе. Вычислительный блок 15 выполняет следующие функции, вытекающие из описания работы предлагаемого устрой- 20 ства: подключение выходов интеграторов к входам АЦП, содержащихся в вычислительном блоке, причем это может происходить-. как автоматически, по концу времени интег- 25 рирования Ти, так и ранее времени Ти по командам оператора (или по программе) для получения нескольких текущих значений фазового сдвига; считывании цифровых кодов с выходов 30

АЦП и занесение их в память блока 15; вычисление результата измерения по укаэанной формуле и преобразование его к виду, удобному для отображения на индикаторе; 35 переход в режим ожидания для повторения всех операций.

Технико-экономический эффект предлагаемого устройства заключается в возможности уменьшения погрешности 40 измерения при существенном повышении быстродействия. Особенно это важно при измерениях сдвига фаз сигналов на инфранизких частотах при времени измерения меньшем периода сигнала, При временах 45 измерения, меньших периода сигнала, и при наличии в сигнале постоянной составляющей измерение фазового сдвига известными способами становится фактически невозможным ввиду больших погрешностей.

Для измерения с приемлемой точностью время измерения необходимо увеличить до значения, кратного периоду или полупериоду сигнала. Используя предлагаемое устройство, время измерения, по сравнению с прототипом, можно уменьшить, как минимум, на один-два порядка.

Формула изобретения

Устройство измерения фазового сдвига, содержащее генератор опорного напряжения, три перемножителя, два квадратора, пять интеграторов, вычислительный блок и индикатор, при «ем входы первого и второго перемножителей под::;.; лены к в>оду измеряемого сигнала и cGoTв .; твующи,.1 выходам генератора опорного нг..:.::,:.::ы ..ч. входы первого и второго квадра1ор,. » и т р е т ь е Г о и е р е M н о ж и т е л я Г1 о l; Iо -! -! t! ходам генератора опорного наг.р:,жс,,.":.. вход первого интегратора подклю ан ..-.ы ходу первого перем ожителя, -,а.! !:, по о интегратора — к выход v.ãàI. àão персмнож;теля,вход третьего интегратора — к выходу первого квадратора, вход четвер;ого интегратора — к выходу второго квадр,.":тора,!-:ë,1 пятого интегратора — к вь ходу третье о перемножителя, выходы пяти инт .гра1о:. ов подключены к cooTBQTGTBó!0ù tì вх .,л;::; . числительного блока, соединончо и с;" -... катором, о т л и ч а ю щ е е с я т. ;, целью повышения точности и быг. га,, вия при наличии в сигнале пос;олнной -: ставляющей, оно снабжено шесты .. седьмым и восьмым интеграторами и блоком управления, причем вход шестогn::,.! тегратора подключен к входу з.";:-*ряемог; сигнала, входы седьмого и восьмого н пе раторов подключены к соответствующ:tM выходам генератора опорного напр=.жа:! ия, а выходы шестого, седьмого lt восьмого интеграторов подключены к соотве ствующик1 входам вычислительного блока, выходы блока управления соединены соответственно с управляющими входами интеграторов, индикатора и .генератора опорного напряжения.

1647446

1647446

Составитель М. Катанова

Техред M,Моргентал Корректор А.Осауленко

Редактор И. Шулла

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 1396 Тираж 424 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская неб., 4/5