Способ испытания стабильности интегральных схем

 

Изобретение относится к микроэлектронике и может быть использовано для проведения промежуточного контроля, ускоренных испытаний и отбраковки интегральных схем (ИС) вместо длительной электротермотренировки Цель изобретения - повышение чувствительности способа контроля к возможным механизмам нестабильности зарядовых состояний технологии изготовления ИС Способ включает предварительный замер пробивного напряжения, выдержку прибора при заданной температуре 50°С в течение фиксированного времени в режиме стабилизации тока, повторный замер пробивного напряжения после выдержки Оценка стабильности ИС проводится по разнице напряжений Измерение и выдержку проводят в режиме включения тестовой структуры, при котором на сток и затвор подается положительный потенциал , на исток - отрицательный уровень стабильного тока устанавливается больше начального тока при температуре выдержки , но меньше начала теплового пробоя (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 01 R 31/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ! (р фь

iso >

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4608442/21 (22) 23.11.84 (46) 07.05.91. Бюл. ¹ 17 (72) В.Л.Августимов, Д.И.Биднык, И.Е.Илюк, В.А.Казинов, Е.В.Матюшин, А.И.Остапчук, И.Б. Пенцак и В.Г. Сава невский (53) 621.317.799 (088.8) (56) Патент США

М 4520448, кл. 6 01 R 31/28, 1985.

Патент Японии, № 57-19368, кл, G 01 R 31/26, 1984. (54) СПОСОБ ИСПЫТАНИЯ СТАБИЛЬНОСТИ ИНТЕГРАЛЬНЫХ СХЕМ (57) Изобретение относится к микроэлектронике и. может быть использовано для проведения промежуточного контроля, ускоренных испытаний и отбраковки интегральных схем (ИС) вместо длительной

Изобретение относится к микроэлектронике и может быть использовано для проведения ускоренных испытаний и отбраковки интегральных схем (ИС) вместо злектротермотренировки, управления технологическими процессами изготовления интегральных схем по биполярной технологии с изоляцией р-n — переходом.

Цель изобретения — повышение чувствительности способа испытания к возможным механизмам нестабильности зарядовых состояний в технологии изготовления ИС.

Сущность способа заключается в том, что осуществляют формирование на пластине биполярных ИС с изоляцией р-и-переходом по крайней мере одной тестовой структуры, представляющей собой паразит„„ 4 „„1б47478 А1 злектротермотренировки, Цель изобретения — повышение чувствительности способа контроля к возможным механизмам нестабильности зарядовых состояний технологии изготовления ИС. Способ включает предварительный замер пробивного напряжения, выдержку прибора при заданной температуре > 50 С в течение фиксированного времени в режиме стабилизации тока, повторный замер пробивного напряжения после выдержки. Оценка стабильности ИС проводится по разнице напряжений, Измерение и выдержку проводят в режиме вкл очения тестовой структуры, при K07dpoM на сток и затвор подается положительный потенциал, на исток — отрицательный, уровень стабильного тока устанавливается больше начального тока.при температуре выдержки, но меньше начала теплового пробоя. ный р-МОП-транзистор, у которого изоляция является истоком, другая иэ возможных областей р-типа — стоком, металлический контакт к стоку, покрывающий максимально возможную комбинацию диэлектрических слоев — затвором. Далее проводят предварительный замер пробивного напряжения и выдержку прибора при заданной температуре > 50 С в течение фиксированного времени в режиме стабилизации тока. Затем осуществляют повторный замер пробивного напряжения после выдержки. Оценку стабильности ИС проводят по разнице напряжений, причем измерение пробивного напряжения и выдержку проводят в режиме

Включения тестовой структуры, при котором нв сток и затвор подается положительный 3

1647478

55 потенциал, на исток — отрицательный,, ровень стабильного тока устанавливается больше,àíàëüíîãî тока при температуре выдержки, но меньше начала теплового пробоя, измерение пробивного напряжения производят в начале и в конце процесса выдержки, На фиг.1 приведено сечение интегрального МДП-транзистора в диодном включении: эпитаксиальный слой 1 (подложка), разделительная изоляция 2 (исток), область р-типа 3, сформированная при базовой диффузии (сток), диэлектрические слои 4, металлизация 5 (затвор), пассивирующие слои 6, контакты 7 металлизации к полупроводнику, контактные площадки 8 для внешнего контактирования, исходная подложка 9, Совмещенное изготовление структуры и ИС позволяет обеспечить идентичные границы раздела полупроводник — диэлектрик, диэлектрик — металлизация, диэлектрик-диэлектрик, а также получить максимально приближенную к реальной структуре ИС комбинацию маскирующих, геттерирующих и пассивирующих диэлектрических слоев.

На фиг.2 приведена схема исг; 1таний, позволяющая реализовать в структ ре продольную и поперечную напряженность электрического поля, что в совокупности с повышенной температурой активирует возможные механизмы нестабильности во всех составляющих интегральной структуры и позволяет интегрально оценить качество проведения основных технологических операций изготовления ИС, где ЧТ-МДП вЂ” транзистор в диодном включении (с — сток, и— исток, 3 — затаор); 6 — генератор тока: Т тепловое излучение; l — направление протекания стабильного тока.

На фиг,3 представлены типичные зависимости пробивного напряжения сток-истоковых областей в первоначальный момент

{а) и в конце выдержки (б), Режим задания стабильного тока l устанавливается больше iso, где!м — канальный ток при температуре выдержки между стоком и истоком (фиг,3). В случае, если задаваемый стабильный ток будет менее М, МДП-структура будет выдерживаться при низкой напряженности поля, связанной с приложением к сток-истоковым электродам напряжения менее U„(фиг,З), что затруднит активацию зарядовых состояний, Учитывая, что в процессе выдержки канальный ток может возрастать, уровень стабильного задаваемого тока устанавливают больше канального тока при температуре выдержки, но меньше тока начала тепло5

20 и

50 вого пробоя, что позволяет выдерживать структуру в диапазоне напряжений (4-Ол) без повреждения структуры.

Основным фактором, определяющий выбор температуры выдержки, является требование достижения максимальной производительности способа испытаний, т.е, минимизации времени активации подвижного заряда, что обеспечивается повышением температуры. Область возможных температур заключена в диапазоне от максимальной «або 1ей температуры, при которой используется готовый прибор, до наступления явления вторичного пробоя в структуре{фиг.1). Обычно это диапазон от 50 до 250 С.

Пример. Проводится оценка зарядовой стабильности диэлектрического покрытия на рабочих кристаллах микросхем серии

140, Тестовая структура (фиг.1) (расстояние между сток-истоком 17,5 мкм, ширина затвора l0 мкм, внутренний периметр изоляции (исток) 230 мкм, периметр базовой области (сток) 110 мкм, поверхностное сопротивление изоляции и базовой области соответственно 10 и 200 Ом/кВ), имеющаяся на каждом кристалле, сформирована в эпитаксиальной слое толщиной 14 +2 мкм с концентрацией доноров Мд=-10 см; Тол15 -3, щина диэлектрического покрытия готовой структуры о м 0,8 мкм и включает разделительный. базовый, эмиттерный окислы крвмния и ЯЗЙ1, Исследуемая пластина помещается на нагревательный столик с температурой поверхности Т=150 С. Тестовая структура подключается согласно фиг.2, устанавливается

1 =100 мкА, производится измерение исходного пробивного напряжения U и выдерживается структура в течение 1 мин, после чего производят повторный замер пробивного напряжения. По сравнении результатов предварительного и повторного замеров устанавливается величина снижения пробивного напряжения Л0 при выдержке.

Для указанных выше параметров тестовой структуры и различных пробивных напряжений (исходных), по величине ЬU определяется плотность подвижного заряда Q, Если величина Q не превышает некоторой критической величины Q

T (которая для данного типа изделий равна 6 10 см ), 11 то структура считается годной по зарядовой стабильности, Количество контролируемых точек определяется разбросом величины Gm по пластине, в рассмотренном случае их семь.

1647478

Формула изобретения

Способ испытания стабильности интег. ральных схем, заключающийся в том, что на пластине биполярных интегральных схем с изоляцией р и-переходами формируют по крайней мере одну тестовую структуру в виде паразитного р-МОП-транзистора, в котором изолирующий р-и-переход является истоком, вторая область р-типа служит стоком, металлический контакта к стоку, выполненный покрывающим максимально возможную комбинацию диэлектрических слоев, является затвором, осуществляют первое измерение пробивного напряжения тестовой структуры, задают стабильный ток через тестовую структуру и выдерживают пластину при заданной температуре в течение фиксированного времени, осуществляют второе измерение пробивного напряжения. тестовой структуры, определяют разность пробивных напряжений, измеренных при первом и втором замерах, по полученному

5 значению разности судят о стабильности испытуемых интегральных схем, о т л и ч а юшийся тем, что, с целью повышения чувствительности способа к возможным механизмам нестабильности зарядных состояний в .10 технологии изготовления интегральных схем, первое и второе измерения пробивного напряжения и выдержку тестовой структуры при заданной температуре производят " приъодаче на сток и затвор тестовой струк15 туры положительного потенциала, а на исток — отрицательного, уровень задания стабильного тока устанавливают большим канального тока при заданной температуре, но меньше тока начала теплового пробоя.

1647478 0 С-1

Составитель B,Степанкин

Техред M.Ìoðãåíòàë Корректор A,Îñàóëåíêo

Редактор Т.Зубкова

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 1648 Тираж 443 Подписное

8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5