Устройство для отладки и контроля микропроцессорных систем

 

Изобретение позволяет повысить эффективность и полноту отладки и контроля микропроцессорных систем (МПС) различного назначения, используя гибкую организацию отображения контролируемых данных, мультиплексирования шин и выбора источника информации . Цель изобретения - повышение эффективности и полноты отладки контроля - достигается за счет введения режима нрраэрушающего контроля состояния внутренних элементов МПС и произвольного манипулирования участками отлаживаемой программы. Устройство для отладки и контволя МПС включает шины данных, адреса и управления , параллельный интерфейс, блок памяти тестов, дешифратор, регистр тестовой микрокоманды, блок захвата шин, шинный формирователь, регистр отладочной микрокоманды, блок сравнения , регистры начального и конечного адресов, блок индикации и формирования адресов тестовой последовательности , блок управления и загруз- i ки, репрограммируемый блок постоянной памяти. 10 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) ИИ

А1 (g1)$ С 06 Р 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4459108/24 (22) 12 .07.88 (46) 07,05.91. Бюл. У 17 (72) О.С.Астратов, Н.II.ËMòîâ, В.Н.Молодцов, В.M.Новиков и В.Н.Филат в (53) 681.3(088.8) (56) Авторское свидетельство СССР

У 1304028, кп. G 06 F 11/28, 1985.

Авторское свидетельство СССР

9 1285482, кл. G 06 F )l /26, l985. (54) УСТРОЙСТВО ДЛЯ ОТЛАДКИ И КОНТРОЛЯ МИКРОПРОЦЕССОРНЫХ СИСТЕМ (57) Изобретение позволяет повысить эффективность и полноту отладки и контроля микропроцессорных систем (МПС} различного назначения, используя гибкую организацию отображения контролируемых данных, мультиплексирования шнн и выбора источника инфорИзобретение относится к цифровой и вычислительной технике, в частности к средствам контроля работы и поиска неисправностей в цифровых системах. и может использоваться при проектировании, отладки программ и проверке качества функционирования микропроцессорных систем (МПС), Целью изобретения является повы» шение эффективности и полноты отладки и контроля.

На фиг.l представлена структурная схема стыковки устройства для отладки и контроля с обобщенной MIIC; на фиг.2 » структурная схема устройства

2 мации. Цель изобретения - повышение эффективности и полноты отладки конт- роля - достигается за счет введения режима и разрушающего контроля состояния внутренних элементов МПС и произвольного манипулирования участками отлаживаемой программы. Устройство для отладки и контроля МПС включает шины данных, адреса и управления, параллельный интерфейс, блок па-. мяти тестов, дешифратор, регистр тестовой микрокоманды, блок захвата шин, шинный формирователь, регистр отладочной микрокоманцы, блок сравнения, регистры начального и конечного адресов, блок индикации и формирования адресов тестовой последовательности, блок управления и загруз-.:. Ф1Л

1 кн, репрограммируемый блок постоянной памяти. l0 ил. С длЯ отладки и контРолЯ МПС; на фиг.3схема блока управления и загрузки; на фиг.4 -.схема блока индикации и формирования адреса тестовой последоз вательности; на фиг.5 - схема шифра- тора кода загрузки; на Фиг.б - вариант формата телетаблицы; на фиг.7 структура организации ПЗУ заголовков; на фиг.8 - структура организации

ПЗУ тестовой микропрограммы (MII), 3» на фиг.9 - поле тестовой МП; на фиг,1 0 - пример программирования ПЗУ тестовой NI, Структурная схема стыковки предлагаемого устройства с отлаживаемой

1647568

МПС (фиг .1) служит иллюстрацией места устройства отладки и контроля МПС в комплексе с отлаживаемой системой, ее взаимосвязей с МПС обобщенной структуры н состава МПС, которая может быть реализована на рлзличных микропроцессорных сериях (например

589, 1802, 1804), организации системных шин. Структурная схема комплекса 1О содержит шины. данных l, адреса 2 и управления 3, блоки обработки данных

4 н формирования адреса 5, ПЗУ микрокоманд 6, регистр 7 микрокоманд, блок

8 выработки услоний, тактовый гене- 15 ратор 9, ОЗУ 10, источник ll операндов, блок 12 управления и загрузки блок 13 отладки программ, блок 14 контроля словосостояния, шины операндов 15 и результатов 16 ° 20

Устройство отладки и контроля МПС (фиг.2) содержит параллельный интерфейс 17, блок 18 памяти тестов и блок

19 захвата шин, блок 20 индикации и формирования адреса тестовой последо- 25 вательности, регистр 21 отладочной микрокоманды, шинный формирователь

22, репрограммируемый блок 23 постоянной памяти, регистр 24 начального адреса, регистр 25 конечного ад- 30 реса и блок,26 сравнения, дешифратор

27 и Регистр 28 тестовой микрокоманды °

Блок 12 управления и загрузки (фиг.3) содержит пульт 29 управления с тридцатью одной кнопками 30 60, пятнадцать элементов И 61-75, восемь элементов ИЛИ 76-83, четыре иивертора

84-87, шифратор 88 кода загрузки, четыре триггера 89-92, два мультивиб- 40 ратора 93 и 94, счетчик 95 символов, элемент 96 задержки, два дешифратора

97 и 98, счетчик 99, коммутатор 100.

Шифратор 88 кода загрузки (фиг,5) содержит два шифратора 101 и l02, 45 три элемента И 103-105 и регистр 106 хранения, конденсатор 107 и резистор

108. .Блок 20 индикации и формирования адреса тестовой последовательности (фиг.4) содержит ПЗУ 109 знаков, перный мультиплексор 110, формирователь

ill видеосигнала и яидеоконтрольный блок 112, задающий генератор 113, строчный счетчик 114, кадровый счетчик 115 и формирователь 116 синхросмеси, ПЗУ 117 заголовков, второй мультиплексор 118 и шинный формирователь

119 °

Принцип работы устройства отладки и контроля МПС заключается н универсальности и гибкости его взаимодействия с отлаживаемой MIIC. Поэтому об-, щие идеи этого взаимодействия рассмотрим с привлечением структуры всего отладочного комплекса (фиг.1) включающей устройство отладки н контроля МПС (блоки управления 12» отладки программ l 3 контроля словосостояния 14),микропроцессор и переферийные блоки. Источниками ошибок и неисправностей МПС могут быть как периферийные блоки, так и микропроцессор, Наиболее вероятной причиной отказов является нарушение работы микропроцессора, связанное с ошибками или неисправностями в электрических сняэах, с HPHcIipGBHoc» тями отдельных элементов микропроцессора, которые носят статический характер. Нарушение работы микропроцессора может быть связано с ошибками динамического характера, которые проявляются при ныполнении последовательностей микрокоманд на рабочих частотах. Причинамн их могут быть задержки сигналов на элементах схемы относительно тактовых импульсов (расфронтовка), импульсные помехи малой длительности. Другой причиной отказов

МПС могут быть сбои в аппаратуре.

Третьей причиной неправильной работы

МПС могут быть ошибки н программе работы микропроцессора, допущенные на стадии ее разработки или записи н ПЗУ 6. Учитывая многообраз»е причин и источников отказов и ошибок в работе МПС, можно выделить три основных вида контроля МПС, проводимых с помощью предлагаемого устройстваФункциональный-контроль,, отладка программ н тестовын контроль. Функциональный контроль предназначен для выявления неисправностей микропроцес.сора и отыскания ошибок в программе.

При функциональном контроле МПС блок

12 управления и блок 13 отладки программ позволяет прогнать основную программу, начиная с любого Места, останавливать микропроцеСсор на любом шаге выполнения программы, а также зацикливать любые участки программы с целью обеспечения воэможности осциллографирования сигналов s МПС.

Блок 14 контроля словосостояния s этом случае обесп"чивает считывание сигналон состояния всех шин МПС в

16475

25

50 режиме останова и преобразование их в телевизионный формат отображения для идентификации и анализа. Отладка программы осуществляется на этапе ее разработки и разработки архитектуры ИПС. Отладка осуществляется с помощью аппаратуры ввода программы н имитации ПЗУ микрокоманд микропроцессора, расположенных в блоке 13 отладки программ. Тестовый контроль заключается в обнаружении ошибок и сбоев во внутренних регистрах БИС микропроцессора и ОЗУ. Аппаратура тестового контроля, находящаяся в блоке 14 контроля словосостояния, осуществляет в потенциальном режиме перемещение контролируемых данных на внешние шины без искажения содержимого внутренних элементов. 20

Устройство для отладки и контроля микропроцессорных систем работает следующим образом, Устройство имеет три основных режима работы — загрузки, отладки, контроля. В режиме "Загрузка" осуществляется запись кодов адресов и микрокоманд поступающих из блока 1 2 управления, в выбранные блоки-абоненты, регистры начального 24 и конеч- 3п ного 25 адресов, регистр 21 ПЗУ 6 и блок 23. Подключение требуемого абонента к выходу загрузки. блока 12 управления производится, сигналами с его выходов. Запись считывания и программирования блока 23 управляется сигналами с выходов блока 12 управления. Запись в ПЗУ 6 ИПС осуществля- . ется через шинный формирователь 22, который открывается по сигналу с четвертого управляющего выхода блока

12 управления, Режим "Отладка" предполагает в основном три подрежимаотрезок, шаг и цикл. С помощью подрежима пОтрезокп производится поиск н 45 обнаружение ошибок программы и электрических, связей аппаратных средств

МПС, В этом подрежиме микропроцессор выполняет программу с адреса микрокоманды, записанного в регистр 24 начального адреса, до адреса микрокоманды, установленного в регистре 25 конечного адреса. После выполнения команды конечного адреса процессор останавливается, а результирующие: 55 коды на шинах MIC иидицируются в блоке 14 контроля словосостояния, Таким образом, задав с помощью блока 12.управления начало и конец

68 6 куска программы, можно проверить правильность выполнения данного участка программы. При наличии ошибки в программе либо неисправности каких-либо электрических связей в

MIIC манипулируя начальным и конечным адресами программы, можно локализовать ошибку вплоть до одной микрокоманды. Подрежим "Шаг" позволяет провести статический контроль выполнения каждой мнкрокоманды. В этом подрежиме выполнение очередной микрокоманцы происходит только после нажатия оператором кнопки "Шаг". Данный подрежим целесообразно применятЬ после подрежима пОтрезокп, для пошагового просмотра результатов выполнения микрокоманд на локализованном участке программы. Подрежим "Цикл" предназначен для выявления ошибок в динамическом режиме. Для анализа временных зависимостей, обнаружения импульсных помех (в том числе и от расфронтовок) МПС принудительно перево-; днтся в динамический режим. ИПС, начав выполнение программы с адреса начальной микрокоманды, выполняет программу до адреса конечной микрокоманды, осуществив которую принудительно возвращается на адрес начальной микро" команды. МПС находится в циклическом подрежиме до тех пор, пока оператор не прерывает его нажатием кнопки

"Останови. Использование возможности произвольного (с пульта блока 12 управления) выбора адресов начальной и конечной микрокоманд позволяет найти удобный период цикла для воэ- можности осцнллографирования быстрых процессов в точках схемы NIIC. Третий режим "Контроль" служит для неразрушающего контроля состояния внутренних элементов, состояния периферийных устройств (нсточников операндов), в том числе ОЗУ. Перемещение данных для контроля и индикации осуществляется в потенциальном режиме путем выполнения тестовой микропрограммы при отключении тактирования

ИПС.

С целью наиболее лучшего понима. ния работы устройства отладки и контроля ИПС рассмотрим его функциониро-, вание,. привлекая структуру блока 12 управления {фиг.3). Для включения необходимых режимов и подрежимов работы устройства и для задания тре1647568

40 буемых кодов микрокоманд и адвесов служит пульт 29 управления, имеющий тридцать одну кнопку 30-60. Группа кнопок 30-32 — выбора режима "Загруз5 ка — отладка — контроль" представляет собой переключатель — три кнопки с зависимой фиксацией типа П2К. В результате нажатого состояния они устанавливают на своем выходном кон- !0 такте единичный уровень вместо предшествующего нулевого. Таким образом, устройство отладки и контроля может находиться только в одном из трех режимов. В режиме "Загрузка" деблоки- 5 руются кнопки 33-37 "Выбор абонента", представляющий собой тоже набор кнопок П2К с зависимой фиксацией. Кнопки

40-44 "Подрежим отладки" в этом режиме заблокированы. При нажатой кнопке 33 "Нач.а" блок 12 управления формирует сигналы для занесения адреса начальной мккрокоманды в регистр 24 начального адреса с пульта

29 управления. Для задания адреса 25 используются кнопки 45-60 "Код загрузки" на пульте шестнадцатиричного кода от 0 до Р. При нажатии на выходе кнопки устанавливается нулевой уровень, который подается на соответ- 30 ствующий вход шифратора 88 кода загрузки, выполненного на основе двух последовательно соединенных микросхем 155ИВ1 (фиг..5). Трехразрядный код с выхода шифраторов 10! и 102 коммутируется на элементах И 103105 (155ЛАЗ), преобразуясь в четырехразрядный, и запоминается на регистре

106 хранения (155TN8). Подключенные к входу обнуления регистра 106 хранения конденсатор 107 и резистор

108 образуют цепь, осуществляющую обнуление регистра 106 хранения в момент включения аппаратуры. Четыре выходных paspspa р гистра 106 хране- 45 ния объединяются в выходную шину шифратора 88 кода загрузки. Таким обр ром, при нажатии кнопки иа выходе шифратора 88 кода загрузки появляется 4-разрядный двоичный код, соответ- 50 ствующий символу данной кнопки. Счетный выход шифратора 101 является счетным выходом шифратора 88 кода загрузки, сигнал на котором указывает на факт нажатия кнопки. Сформированный 4-разрядный двоичный код символа загружаетея в регистр 24 началь- ного адреса, который, как и регистр

25 конечного адреса, может быть выполнен на регистрах 155ИР1. В нашей реалчзации принят 12-разрядный адрес, поэтому регистры начального 24 и конечного 25 адреса состоят иэ трех микросхем 155ÈÐ1, а схема управления записью в них представлена на фиг.3.

Счетный импулъс с выхода шифратора

88 кода загрузки проходит через разрешенный элемент И 63 на счетный вход счетчика 99,.представляющего двухразрядный счетчик импульсов до трех (155ИЕ5). Выходные сигналы с разрядов счетчика подаются на вход дешифратора 97 (К155ИД4), который преобразует входной код в напряжение единичного уровня на одном из разрядов 3-разрядной выходной шины. Коммутатор 100, представляющий комбинационную схему элементов

И (155ЛАЗ), перераспределяет импульсы управления записью в регистры начального 24 и конечного 25 адресов в зависимости от сигналов с кнопок 33, 34, "Нач.а" и "Кон.а". Эти сигналы, кроме того, через элемент ИЛИ 76 (155ЛА1) и мультивибратор 93 (155АГЗ), служащий для формирования импульса, используются для обнуления счетчика 99. Сигнал управления дешифратором gj поступает с выхода элемента И 62 при единичном потенциале на его втором входе, Первый и второй выходы коммутатора 1 00 соединены соответственно с управляющими входами регистров начального 24 и конечного

25 адресов (т.е. подключены к входам разрешения параллельной загрузки микросхем (!55ИРl)), представляющих каждый три 4-разрядные секции, с целью выбора корпуса микросхемы таким образом, чтобы при первом нажатии одной из клавиш 45-60 "Код загрузки" происходит запись четырех старших разоядов адреса начальной микрокоманды, при втором - четырех средних разрядов, при третьем четырех младших разрядов, При дальнейшем нажатии кнопок 45-60 цикл записи повторяется.

Аналогично происходит формирование адреса конечной микрокоманды в регистре 25 конечного адреса, с той лишь разницей, что при нажатии кнопки

34 "Кон.а" импульсы разрешения параллельной записи подаются с коммутатора

100 на управляющий вход регистра 25 конечного адреса ° Кроме того, сигнал

c,êíîïKè 33 "Нач„а" поступает через элемент И 65 и элемент ИЛИ 79 иа

1647568 триггер 90, устанавливая на его инверсном выходе единичный уровень, который подключает к шине 2 выход регистра 24 начального адреса через шинный формирователь и отключает (по входе ОЕ) выход БФА 5 от шины 2, Код с регистра 25 конечного адреса по

12-разрядной шине поступает на блок 26 сравнения, вторым входом которого является 12-разрядная шина 2, При совпадении адреса конечной микроко-.манды с текущим адресом на шине 2 на выходе блока 26 сравнения (две схемы 155ЛА2) появляется сигнал, который в зависимости от состояния триггера 91 поступает либо через элемент И бб и элемент И1П1 78 на вход сброса триггера 89, либо через элемент И 67 и элемент ИЛИ 79 иа вход сброса триггера 90. Триггер

89 формирует сигнал останова такто» вого генератора 9 МПС, подавая его через элемент ИЛИ 83. В устройстве предусмотрена и загрузка микрокоман- 25 ды отлаживаемой программы в блок

23 с последующей перезаписью отлаженной программы в ПЗУ 6 микрокоманд

MIC. Для этого на пульте 29 управления нажимается кнопка 35 "Р,омк", что 30 значит выбор регистра 21 в качестве приемника кода загрузки с выхода блока 12 управления. В реализуемом варчанте устройства микрокоманда имеет 64 двоичных разряда, т.е.

l 6 шестнадцатиричных символов. При нажатии кнопки 35 "P.омк". запираются элементы И 62 и 63 и открывается элемент И 61 для прохождения импульса с шифратора 88 кода загрузки

40 на счетный вход счетчика 95 символов и через .элемент 96. задержки на управляющий вход дешифратора 98. 4-разрядный счетчик 95 символов (155ИЕ5) подсчитывает число нажатий кнопок 45

45-60 загрузки (от 1 до 16), дешифратор 98 4-разрядный код счетчика символов преобразует в напряжение на одном из разрядов 16-разрядной выходной шины для управления (по входам

ВР2) секциям регистра 21, выполненного на микросхемах К589ИР12/4/. Обнуление счетчика 95 символов осуществляется принудительно от кнопки 39

"0" перед началом набора очередной

55 микрокоманды. Выдача на шину . 3 выполняемой микрокоманды, записанной в регистре отладочной микрокоманды, может осуществляться либо из самого регистра, либо из блока 23 памяти, В первом случае нажимается кнопка

36 "ПЗУ МК", и сигнал с нее через элемент ИЛИ 81 подсоединяет выход шинного формирователя 22 (155ЛП11 ) к шине 3 и отключает (по входу OE) выход ПЗУ 6 от шины 3. Во втором случае нажимается кнопка 37 "РПЗУ", сигнал которой через элемент И 68 отключает регистр 21 от шинного формирователя 22, а подключает к нему выход блока 23. Блок 23 может быть выполнен на БИС К573РФ5, сигналы управления записью и считыванием которых (входы CS и СЕО) формируются на элементе И 64, инверторе 85, элементе ИЛИ 77. При нажатии кнопки 35

"P.îìê" можно осуществить программирование блока 23, т.е. выполнить запись в него отлаженной микрокоманды из регистра 21. Для этого нужно нажать кнопку 38 "ПР" с двумя парамч контактов (П2К) ° При этом на опии выход кнопки выдается напряжение программирования +25 В вместо +5 В, а по другому выходу с помощью мультивибратора 94 (155AI сформируется импульс программирования 50 мс на входы CS (второй управляющий вход блока 23).

Для перехода в режим отладки необходимо нажать кнопку 31 "Отладка" на пульте 29 управления, В этом случае деблокируются кнопки 40-44 ."Подрежим отладки", части но блокируемый на наборе элементов И 71-?5 сигналом с выхода элемента И 82, и блоки- . руются кнопки 33-37 "Выбор абонента".

При нажатии кнопки 40 "P.мк" сигнал единичного уровня с ее выхода через элементы И 70 и 71 разрешает поступ-. ление тактового импульса на регистр

7 микрокоманд МПС. В пошаговом подрежиме нажимается кнопка 41 "Шаг", и сигнал кнопки 41 через элемент И 72 подается на вход "совС-сов11" тактового генератора 9 (КМ1804ГГ1), стимулируя генерацию одного тактового импуль" са, Таким образом, после режима загрузки по первому нажатию кнопки

41 "Шаг" в режиме отладки МПС возь- : мет адрес не из блока 5, а из регистра 24 начального адреса. Затем под воздействием тактового импульса триггер 90 переходит в состояние, которое подключает к шиве 4 опять блок

5 вместо регистра 24 начального адре са, и следующие шаги пойдут по про

1647568 грамме. В подрежиме "Отрезок" сигнал от кнопки 42 через элементы И 73 и

ИЛИ 79 устанавливает триггер 90 в состояние, подсоединяющее регистр

24 начального адреса к шине 2. Кроме того, сигнал от кнопки 42 через элемент ИЛИ 80 переводит триггер 89 в состояние, запускающее тактовый генератор 9 МПС,по входу HLT-SIT. 10

В первом такте ИПС выполняет».. мнкрокоманду начального адреса, а затем триггер 9О по следующему так- товому импульсу возвращается в состояние, которое .отключает от шины 2 15 регистр 24 начального адреса, а подключает блок 5. Далее ИПС будет выполнять программу до адреса конеч-. ной микрокоманды, т.е. до появления сигнала на выходе блока 26 сравнения, 20 который переводит триггер 89 в состояние, запрещающее работу. тактового генератора 9 ° В подрежиме "Цикли работа устройства отличаетея от работы в подрежиме "Отрезок" только тем, 25 что при нажатии кнопки 43 "Цикл" перебрасывается триггер 91 в состояние, при котором сигнал с блока 26 сравнения проходит не на триггер 89, а на триггер 90, подключая к.шине 2 ре- 30 гистр 24 начального адреса. Для того, чтобы вынести ИПС из циклического режима, необходимо нажать кнопку 44

"Останов", сигнал которой через элементы И 75 и ИЛИ 78 сбрасывает:,триггеры 89 и 91 в исходное состояние подрежима "Отрезок". В режиме отладки программы устройство позволяет вместо штатного ПЗУ б (например,КР556РТ5) ис пользовать блок 23 либо внешний эмулятор,10 (ОЗУ микроЭВМ) через сокеты блока 23, а после отладки программы осущест-, . вить перезапись программы в ПЗУ 6. микрокоманд ИПС. В режимах "Загруз-, ка" и "Отладка" контроль шин NHC осуществляется на ВЯУ 112 блока 20 индикации, работа которого будет объяснена при описании функционирования устройства в режиме "Контроль! .

Наличие в блоке 12 управчения различ- 50 ных сочетаний элементов И, ИЛИ, инверторов с сигналами кнопок пульта

29 управления является мерой исключения взаимного влияния режимов и подрежимов работы устройства друг иа друга, Прежде, чем перейти к режиму

"Контроль", рассмотрим работу блока

20 индикации при отжатой кнопке 32

"Контроль". При этом регистр 28 тестовой МК (К589ИР12), управляемый выходным сигналом элемента И 69 в блоке 12 управления, отключен от шины 3. Информация по шикам 1-3 поступает в параллельный интерфейс 17, который представляет собой набор из мультиплексоров входных шин, осуществляющих выбор требуемой шины и полубайтовую передачу шинной информации на блок 20 индикации. Если шина 1 является 16-разрядной, шина 2 — 12разрядной, шина 3 — 128-разрядной, то параллельный интерфейс 17 будет содержать четыре мультиплексора: 16 на 4,12 на 4 и два 64 на 4, которые могут быть реализованы на двадцати

К531КП11 . Выбор соответствующего мультиплексора в параллельном интерфейсе 17 производится по сигналу блока 19 захвата шин. Управление работой отдельных мультиплексоров осуществляется 4-7-разрядами строчного счетчика 124 бпока 20 индикации по адресным входам мультиплексоров.

Блок 19 захвата шин, представляющий собой демультиплексор (например, К531ВД7), управляется восьмым разрядом строчного счетчика 114 блока

20 индикации с адресацией от трех младших разрядов с выхода датчика

18 тестовой МП. Выходы всех мультиплексоров параллельного интерфейса

l7 объединены в одну выходную четырехразрядную шину, информация по которой поступает на ПЗУ 109 знаков блока 20 индикации. Рассмотрим более подробно работу блока 20 индикации, вариант реализации которого представлен на фиг.4. Задача блока 20.индикации преобразовать поступаюший на него двоичный код в сигнал подсвета луча электронно»лучевой трубки блока 1 12.

Все возможные знаки и символы сформированы из элементов знакогенерирующей матрицы 8х8 (6). Образ, символа, таким образом, представляет собой

64-разрядный код, полученный при последовательном считывании значений, присвоенных элементам матрицы с синтезированиым в ией символом. Зти ко» ды - образы хранятся в ПЗУ 109 знаков (5S6PT5), Выбор того или иного знака осуществляется путем подачи на ПЗУ

109 знаков адреса, по которому записан код требуемого символа. С выхода ПЗУ 109 знаков иа вход первого муль типлексора 110 поступают 8-разрядные коды символов иа знакостроках, Пер47568 14

1О !

40

)3

16 вый мультиплексор 10 (К555КП7) преобразует их в последовательность импульсов разрядов кода образов, которые чередуются синхронно с разверткой ВКУ 1!2. В формироват ле 1!! видеосигнала, представляющем собой стандартный смеситель, эти импульсы смешиваются с синхросмесью, поступающей. с формирователя 116 синхросмеси, для получения полного телевизионного видеосигнала. Полный видеосигнал заводится на дисплей 11 2 для отображения выбранных символов (путем подсвета точек экрана), зафиксированных в энакосинтезирующей матрице. Отображение знаковой информации на экране блока 112 осуществляется в виде телетаблицы, примерный формат которой представлен на фиг.б. Телетаблица

J мс ет иметь различные заголовки, различные форматы представления цифрового поля в каждой строке в зависимости от конкретных требований. Для заголов-. ков могут быть использованы буквы латинского и русского алфавитов, цифры и знаки. Телетаблица может иметь

16 знакострок. Максимальный формат каждой строки составляет 32 энакоместа. Первые 16 отводятся под номер энакостроки и 12 символов заголовка.

Остальные !6 энакомест используются для отображения данных, которые представляются в шестнадцатиричной системе счета, Подача адресов символов для опроса ПЗУ 109 знаков производится с параллельного интерфейса .17 или

С ПЗУ !17 заголовков. Для кодирования всех требуемых символов достаточно шестиразрядного кода адреса ПЗУ 109 знаков. Четыре младших разряда формируются либо мультиплексорами параллель ного интерфейса 17, либо ПЗУ 117 заголовков. Седьмой разряд ПЗУ 117 заголовков используется в качестве сигнала подсвета знакоместа телетаблицы, Кодирование этого разряда позволяет получать необходимыи формат представления данных в двоичном и шестнадцатиричном кодах, а также формировать пробелы в заголовках. Коды адресов символов поступают из ПЗУ 117 заголовков во время первых 16 знакомест телетаблицы (фиг.7). На первом знакоместе записан номер знакостроки в виде шестизначного кода, в седьмом разряде записана "1", что обеспечивае "подсвет" данного зиакоместа.

На втором знакоместе формируется пробел путем записи "0" в седьмой разряд. Следующие 12 знакомест используются для записи заголовка, для чего применяется 6-разрядный код, а в седьмой записывается "1 ", если на данном знакоместе необходимо наличие символа и "0", если надо сформировать пробел . При формирования пробела заполнение шести младших разрядов осуществляется произвольно, Для разделения выходных кодов ПЗУ !!7 заголовков иа четыре младших и два старших разряда переп подачей их на

ПЗУ 109 знаков используются шинный формирователь 119 (155ЛП1 — 4 младших разряда) и второй мультиплексор (555КП11 - 2 старших разряда) 118.

Управление укаэанными блоками осуществляется тоже восьмым разрядом строччого счетчика 114 в противофазном режиме, что означает их «оммутацию после половины энакостроки. Ряд блоков в блоке 20 индикации отвечает за синхронизацию и управление его ра» ботой. К ним относятся задающий генератор !13, строчный 114-и кадровый

115 счетчики, формирователь !16 синхросмеси. Задающий генератор 113 представляет собой кварцевый генератор 8 частоты ИГц. Его выходной сигнал поступает на 9-разрядный строчный счетчик 1!4 (три корпуса !55ИН5}, импульс переноса последнего разряда которого служит счетным импульсом кадрового счетчика 115 и подается на формирователь !16 синхросмеси в качестве строчного синхроимпульса. Кадровый счетчик !15 аналогичен строчному 1! 4, а его выходной импульс подается на формирователь 116 синхросмеси в качестве кадрового синхроимпульса, Формирователь !16 синхросмеси с помощью мультивибраторов формирует синхроичпульсы необходимой длительности для запуска развертки блока 112, смешивает их на элементе ИЛИ, формирует иэ них импульсы обнуления строчного

1!4 и кадрового !15 счетчиков отрицательной полярности. В выходную шину блока 20 индикации входят выходы 4-? разрядов строчного счетчика 114, 5-8 разрядов кадрового счетчика 115, сигналы по которым поступают на адресный вход датчика 8 тестовой MI. Причем выхода 4-7 разрядов строчного счетчика 1 14 из адресной шины подаются на входную шику дешифратора 27.

Таким образом, возвращаясь к ранее

1е

1647568 написанному, отметим, что при отжатой кнопке 32 контроль (в режимах загрузки или отладки) на блоке 112 отображается статическая информация, .находящаяся на шинах МПС. При нажатой кнопке 32 "Контроль" устройство переводится в режим контроля, который предполагает проверку не только внешних шин МПС, но и содержимого внутренних регистров и счетчиков процессора, и ОЗУ 10, Для пояснения работы устройства в режиме "Контроль" рассмотрим структуру блока 18 (фиг.8), которое может быть выполне- 15 но на БИС 556РТ5. Перебор адресов.

ПЗУ тестовой МП происходит с частотой равной половине частоты формирования знакомест. За время знакостроки, отведенной для заголовка, с выхода ПЗУ 20 считывается 8 байт информации, представляющей тестовую микрокоманду.

Тестовая микрокоманда заносится в регистр 28 (восемь БИС К589ИР1 2) последовательно, начиная с младшего 25 байта, при помощи дешифратора 27, Таким образом, к началу второй половины знакостроки в регистре 28 находится 63-разрядная тестовая микрокоманда, 64-й старший разряд используется для управления режимом тестового контроля, Этот сигнал 64-го разряда с выхода блока 18 подается в блок 12 управления, где запоминается в триггере 92. При нажатой кнопке 32

"Контроль" выходной сигнал триггера

92 поступает через элемент И 69 иа вход выбора кристалла регистра 28, Если 64-й разряд тестовой микрокоманды имеет единичный уровень, то ре« гистр 28 поключается в шину 3, а регистр 7 МПС отключается от нее, Обратное переключение происходит в момент обнуления триггера 92 сигналом восьмого разряда строчного счет- 45 чика 114 блока 20 индикации. Итак, когда 64-й разряд тестовой микрокоманды имеет уровень "1", устройство находится в режиме тестового контроля.

Тестовые микрокоманды с выхода регист"50 ра 28 поступают в МПС по шине 3 для опроса внутренних элементов, для оценки состояния периферийных устройств ° Тестовые микрокоманды перемещения контролируемой информации на внешние шины выполняются в потенциаль-, ном режиме, так как при нажатой кнопке 32 "Контроль" отключается тактовый генератор 9 МПС. Прн этом не происходит изменения содержимого внутренних регистров и периферийной памяти ОЗУ

l0. Пример организации блока 18 изображен на фиг.8, поле тестовой1 программы и пример программирования блока 18 показаны на фиг.9 и 10.

Формула изобретения

Устройство для отладки и контроля микропроцессорных систем, содер-. жащее параллельный интерфейс, три информационных входа которого являются входами устройства для подключения соответственно к шинам адреса, данных н управления отлаживаемой микропроцессорной системы, блок управления и загрузки, блок индикации и формирования адреса тестовой последовательности, блок памяти тестов и блок захвата шин, выход которого соединен с управляющим входом параллельного интерфейса, о т л и ч а ю щ е е с я тем, что, с целью повышения эффективности и полноты отладки и контроля, устройство содержит регистр отладочной микрокоманды, шинный формирователь, репрограммируемый блок постоянной памяти, адресный вход которого соединен с входом устройства для подключения к шине адреса отлаживаемой микропроцессорной системы, а информационный вход-выход соединен с выходом регистра отладочной микрокоманды и с информационным входом шинного формирователя, регистр начального адреса, выход которого соединен с выходом. устройства для подключения к шине адреса отлаживаемой микропроцессорной системы, регистр конечного адреса и блок сравнения, первый и второй информационные входы которого соединены соответственно с входом устройства для подключения к шине адреса от. лажнваемой микропроцессорной системы и выходом регистра конечного адреса, дешифратор адреса и регистр тестовой микрокоманды, вход записи которого соединен с выходом дешифратора адреса, выход регистра тестовой микрокоманды и выход шинного формирователя соединены с выходом устройства для подключения к шине управления отлаживаемой микропроцессорной системы, выход параллельного интерфейса соединен с входом блока индикации и формированчя адреса тестовой последовательности, информационный выход которого соединен с входамв параллельного ин17

1647568 терфейса, дешифратора адреса и входом адреса блока памяти тестов, группа выходов которого соединена с информационными входамч регистра тестовой микрокоманды и блока захвата шин, управляющий выход блока индикации и формирования адреса тестовой последовательности соединен с входами синхронизации блока памяти тестов, блока захвата ш н и первым входом синхрончзации блока управления и загрузки, установочный вход которого соединен с отдельным выходом блока памяти тестов, выход загрузки информации. блока управления и загрузки соединен с информационными входами регистров отладочной микрокоманды, конечного адреса и начального адреса, первая, вторая и третья группы выходов блока управления и загрузки соединены с входами записи соответственно регистра конечного адреса, регистра начального адреса и регистра отладочной микрокоманды, с первого по седьмой выходы блока управления и загрузки соединены соответственно с входами синхронизации регистра начального адреса; регистра отладочной микрокоманды, входами записи, чтения и программирования репрограммируемого блока постоянной памяти и управляющими входами шинного формирователя и регистра тестовой мнкрокоманды, первый и шестой выходы и четвертая группа выходов блока управления и загруэ15 ки образуют группу выходов устройства для подключения к группе управляю.щих входов отлаживаемой микропроцессорной системы, второй вход синхронизации блока управления и загрузки является тактовым входом устройства, выход блока сравнения соединен .с pasрешающим входом блока управления и загрузки.

1б475б8

l 6 7568

1647568

ФН

7odc8era о

04 / л.у

ОО

Зиаюо— строки

А.ХХ Х

ЕС ХХХ

1647568

1647568

)647568

Знаков

Сл рою

Я dpec ä pè éie О

8iv. 4

Pfw. А ого — 027

Сле® ю— щая )ЧЮ

Ъ ог — 02F FB

ОЗО 037 FF

ОЭ8 - 0SF

Теюущв

РМ

:-СМИ

8в. 4/cv

Спичек

070 077 FF

076- 074

078

7F

07С вЂ” 07Е Е 7

O7F

Фиг. 10

Составитель Д. Ванини

Техред М. @щи Корректор Я, Эрдели

Редактор В.Бугреикова

Заказ )40) Тирам,423 Подписное

ВНИИПИ Государственного комитета ио изобретениям и открытиям при ГЕНТ СССР

I)3035, Москва, Ж-35, Рауаская наб., д. 4/5 ю ю Ю Юю юг ФВ, Проиэводственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

1 . Й7ииа . ggpeca

УслаЬие.crc

ООΠ— 007 .00  — 009

00Л вЂ” ООВ

00C — 00Л

00 Š— ООР

010 -017

07 В; .019

07 Л вЂ” otF

040 042

O4Z †0

047

04 Э 049

О ЧМ-04F

0Я0

ОЯ

052

08Э вЂ” 0Sa

067

08Ь вЂ” 0$9

ИЛ вЂ” 0$F

06 7

082

06 Э вЂ” 068

06 В, 069

0 6rh — 06F

FF

FA

7Р рс

FF

F9

FF

Ff

FF

FE

F9

7Е

FF

F7

tF

FF

FE

РУ

Р

РЮ

/F

FF

F9