Устройство для коррекции программ

 

Изобретение относится к вычислительной технике и может быть использовано для коррекции программы ЦВТ. Цель изобретения - расширение области применения за счет обеспечения возможности коррекции участков программы, при выполнении которых изменяется прямая последовательность смены адресов. Указянная цель дости гается тем, что в устройства введены со второго по пятый элементы И, счетчик адреса,второй триггер, два формирователя импульсов, два элемента ИЛИ, блок памяти и блок элементов задержки. Введенные элементы позволяют корректировать программы в памяти ЦВТ, не останавливая ее работы , например, в ходе прогона . Причем реализуется возможность коррекции выборочных участков программ, необходимость чего возникает при наличии в программе команд перехода. 1 ил., 1 табл.

СОЮЗ ССЕЕТСНИХ

СОЯМЛИСТИЧЕСНИХ

РЕСПУБЛИК . (l9> OИ

SV (gg)g G 06 Г 11/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

IlPH.П(НТ CCCP (21) 4699060/24 (22) 05,04.89 (46 ) 07.05. 91 . Бюл. Р l 7 (71) Ульяновский научно-производствен.

HblH комплекс "Центр применения микроэлектроники и автоматизации в машиностроении" (72) С.Л.Улыбин (53) 681.3(088 8) (56} Авторское свидетельство СССР

У 1092514, кл . G 06 F 11./28, 1984.

Авторское свидетельство СССР

Р 1141416, кл. С 06 F !1/28, 1985, (54) УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ПРО,.ГРАММ (57) Изобретение относится к вычислительной технике и может быть использовано для коррекции программы

ЦВТ. Цель изобретения — расширение .

Изобретение относится к вычислительной технике и может быть исполь зовано для коррекции программ ЦВМ.

Целью изобретения является расширение области применения за счет обеспечения возможности коррекции участков программ, при выполнении которых изменяется прямая последовательность смены адресов.

На чертеже представлейа структурная схема устройства.

Устройство для коррекции программ содержит блок 1 памяти, реверсивный счетчик 2, счетчик 3 адреса, первый

4 и второй 5 триггеры, первый б, третий 7, четвертый 8, пятый 9 и второй 10 элементы И, первый 11 и втообласти применения за счет обеспечения возможности коррекции участков программы, при выполнении которых изменяется прямая последовательность смены адресов. Указанная пель достигается тем, что в устройства введены со второго по пятый элементы И, счетчик адреса, второй триггер, два формирователя импульсов, два элемента ИЛИ, блок памяти и блок элементов задержки. Введенные элементы позволяют корректировать программы в памяти ЦВТ, не останавливая ее работы, например, в ходе "прогона"..

Причем реализуется возможность коррекции выборочных участков программ, необходимость чего возникает при наличин в программе команд перехода.

1 ил ., 1 табл. рой 12 элементы ИЛИ, блок 13 элементов задержки, регистр 14, первый 15 и второй )6 формирователи импульсов, информационный вход 17, вход 18 такта записи, вход 19 запуска, выход

20 запроса доступа к памяти, вход 2) разрешения доступа к памяти. выход

22 подтверждения запроса, выход

23 адреса, выход 24 данных, выход 25 записи, вход 26 ответа и выход 27 признака окончания коррекции.

Устройство работает в двух режимах: "Подготовка" и "Коррекция".

В режиме "Подготовка" устройство работает следующим образом.!

647574

Адреса ячеек блока 1 памяти

Содержимое ячеек блока

l памяти

Старший разряд

Младшие разряды

ООО

001

О 1 О

011

101

О

О !

Д4

Д3

Д2

А2

Ш а5

П р и и е ч а н и е. Al A2 — двоичные коды адресов ячеек памяти рабочей ЦВМ, информацию в которых надо откорректировать; Д1, Д2, ДЗ, Д4 — двоичные кбды корректировочной информации.

Двоичные коды адресов Аl и А2 отличаются один от другого более чем на "1", В результате коррекции в

55 ячейку памяти рабочей ЦВМ с адресом

Аl должна быть записан инФормация

Дl, а в ячейку с адресом А2 и следующие sa ней две ячейки (то есть ячейВ исходном состоянии .(цепи установки в исходное состояние не показаны) счетчик 2 и триггеры 4 и 5 обнулены.

На входы 17, и 18 устройства из тех5 нологической ЦВМ (или с тумблеров и кнопки специального наборного поли) подаются соответственно корректировочная информация и сигнал записи.

С входа 18 сигнал поступает на вход такта записи длска l памяти. При этом в ячейку блока 1 памяти, адрес которой с информационного выхода счетчика 2 поступает на адресный вход блока 1 памяти, записываешься инфор" мация, приходящая на информационный вход блока 1 памяти с входа l7 устрой.ства, Кроме того, сигнал с входа 18 поступает на вход "+1 " счетчика 2 и задним фронтом увеличивает его содержимое на единицу..

Таким образом, в режиме "Подготовка" обеспечивается последовательное заполнение ячеек блока 1 памяти.

По окончании заполнения блока 25 памяти счетчик 2 содержит увеличенный на единицу адрес последней заполненной ячейки.

В результате выполнения режима

"Подготовка" в блок 1 памяти должна 30 быть записана инФормация, данные которой приведены в таблице, ки с адресами А2+1 и Л2+2) должны быть записаны коды Д2, ДЗ и Д4 соотве тс тв енно, После окончания заполнения блока

1 памяти из технологической ЦВМ (или с кнопки специального наборного поля) на вход 19 устройства приходит сигнал . По этому сигналу устройство начинает работу в режиме Коррекция".

В режиме иКоррекция устройство работает следующим образом„

С входа 19 сигнал поступает на первый вход элемента ИЛИ 11. При этом на выходе элемента ИЛИ !1 появляется сигнал, который поступает на вход блока !3 элементов задержки. Блок l 3 имеет три выхода, на которых последовательно вырабатываются единичные сигналы.

Сигнал с первого выхода блока 13 поступает на вход "-1" счетчика 2, после чего на счетчике 2 формируется адрес последней заполненной ячейки блока l памяти (для приведенного примера — адрес 101) .

Сигнал с второго выхода блока 13 поступает на вход такта чтения блока

1 памяти. При этом на выходе блока памяти появится информация, хранящаяся в ячейке с адресом 101. Младшие разряды информации (Al) с выхода блока 1 памяти поступают на информационные входы счетчика 3 и регистра 14.

Старший развяд информации ("1 ") с второго выхода блока памяти поступает на инверсный вход третьего элемента И 7, блокируя его, и на первый вход четвертого элемента И 8.

Сигнал с третьего выхода блока 13 поступает нй прямой вход элемента 7 и второй вход элемента 8. При этом на выходе элемента 8 появляется сигнал, который поступает на вход такта записи счетчика 3- Этот же сигнал поступает на второй вход элемента

ИЛИ 11 на выходе которого появляется сигнал, поступающий на вход блока 13, запуская второй цикл работы устройства.

Сигнал с пеового выхода блока 13 сформирует на счетчике 2 адрес 1ОО.

Сигнал с второго выхода блока 13 считает из блока 1 памяти информацию, содержащую в старшем разряде "О", а в младших - Д1, I

Сигнал с третьего выхода блока 13 пройдет через элемент И 7 и поступит

35

164757 на вход записи регистра 14 и устано— вочный вход триггера 4. Лри этом в регистр запишется код Д1, а триггер

4 установится в единичное состояние.

Единичный сигнал с выхода триггера

4 поступает на выход 20 устройства и, далее, на вход запроса достчпа к памяти рабочей ЦВМ. Из рабочей

ЦВМ на вход 21 устройства приходит сигнал разрешения доступа к памяти.

Этот сигнал поступает на вход сброса триггера 4 и установочный вход триггера 5. Триггер 4 сбрасывается в ноль, а триггер S устанавливается в единичное состояние. При этом сигнал с выхода 20 устройства снимается, а единичный сигнал .r. выхода триггера 5 поступает на выход 22 устройства и, далее, на вход подтверждения запроса рабочей ЦВМ, Кроме того, сигнал с выхода триггера 5 поступает на первый вход элемента И 9, вход формирователя )5 и на правляющие входы счетчика 3 и регистра 14. При этом 25 адрес Al с выхода счетчика 3 поступает на выход 23 устройства, а данные

Д! с выхода регистра l4 поступают на выход 24 устройства. Далее адрес и данные с выходов 23 и 24 устройства поступают в память рабочей ЦВМ.

Формирователь 15 формирует на своем выходе сигнал, длительность которого зависит от конкретной реализации ЦВМ. Сигнал с выхода формирователя 15 поступает на выход 25 устройства и далее на вход записи памяти рабочей ЦВМ. В результате этого в память рабочей ЦВМ по адресу Al записывае ся информация Д1 . Ло окон- 40 чании цикла записи из памяти рабочей

ЦВМ иа вход 26 устройства приходит .сигнал "Ответ". С входа 26 сигнал поступает на вход формирователя 16 и далее на второй вход элемента И 9 ° 45

При этом на выходе элемента И 9 появляется сигнал, который поступает на вход сброса триггера 5, вход "+1" счетчика 3, первый вход элемента И 6 и прямой вход элемента И lO. Триггер

5 задним фронтом этого сигнала сбрасывается в ноль, после чего запрещается выдача адреса и данных с выходов счетчика 3 и регистра 14. Содержимое счетчика 3 увеличивается на "1". На выходе элемента И 6 появляется сигнал, так как на второй вход этого элемента поступает единичный сигнал с выхода элемента ИЛИ 12, входы которо4

6 го соединены с информационными выходами счетчика 2. Сигнал с выхода элемента И 6 постугает на третий вход элемента ИЛИ 11. На выходе элемента

ИЛЛ 11 появляется сигнал, который поступает на вход блока iЗ, запуская третий цикл работы устройства.

В третьем цикле работы из ячейки блока 1 памяти с адресом 011 считьгвается код А2. Сигналом с выхода элемента И 8 коп А2 записывается в счетчик 3, и запускается четвертый цикл работы„

В четвертом цикле работы на ячейки блока I памяти с адресом 010 считывается код Д2. Сигнал- с выхода элемента И 7 записывает коп Д2 в регистр 14 и запускает цикл записи в память рабочей ЦВМ. В результате этого в память рабочей ЦВМ по адресу

А2 записывается код Д2. Сигнал с выхода элемента И 9 формирует на счетчике 3 код A2+l и запчскает пятый цикл работы устройства.

В пятом цикле работы из ячейки блока 1 памяти с адпесом Ой! считывается код ДЗ. Этот код записывается в ре-. гистр 14 и далее в ячейку памяти рабочей ЦВМ с адресом А2+1 . В конце пятого цикла на счетчике 3 сформируется код А2+2, после чего запускается шестой цикл работы устройства.

В шестом цикле работы на счетчике

2 сформируется код 000. В результате этого на выходе элемента ИЛИ 12 появляется нулевой потенциал, который поступает на инверсный вход элемента

И lO и на второй вход элемента И 6.

При этом элемент И б блокируется и ращрешается работа элемента И 10. Из ячейки с адресом 000 блока 1 памяти считывается код Д4. Этот код записывается в регистр 14 и далее в .память рабочей ЦВМ по .адресу А2+2. В конце шестого цикла сигнал с выхода элемента И 9, проходит через элемент

И 10 и поступает на выход 27 устройства„ Сигнал с выхода 27 устройства сообшает об окончании процесса коррекции памяти рабочей ЦВМ и может быть подан на.вход прерывания технологической ЦВМ или для индикации на специальном наборном поле.

Формула изобретения

Устройства для коррекции программ, содержащее регистр, реверсивный счет1647574

Составитель А.Мишин

Редактор Н.Гунько ТехредМ.Дндык Корректор Н.Ревская

Заказ !40! Тираж"418 Подписное

ВНИИПИ Государственного комитета по изобретениям н открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 чик, первый элемент и первый триггер, о т л и ч а ю щ е е с я тем, что, с целью расширения области поименения устройства путем обеспечения возмож5 ,ности коррекции участков программ, при выполнении которых изменяется прямая последовательность смены адреcos в него введены второй, третий, четвертый и пятый элементы И, второй 10 триггер, первый н второй формирователи импульсов, первый и второй элементы ИЛИ, счетчик адреса, блок памяти и блок элементов задержки, первый н второй выходы которого соединены соот- 5 ветственно с входом "1 " реверсивного счетчика и входом чтения блока памяти, информационный вход которого явля-. ется информационным входом устройства, вход записи блока памяти соединен с входом "+4" реверсивного счетчика и является входом записи устройства, адресный вход блока памяти соединен с выходом реверсивного счетчика и входом первого элемента g5

ИЛИ, выход которого соединен с первым входом первого элемента И и инверсньи входом второго элемента

И, выход которого является выходом признака окончания коррекции устройства, первый выход блока памяти сое« дииен с информационными входами регистра:и счетчика адреса, выходы которых являются соответственно выходанных н адреса устройства, вто- 35 рой выход блока памяти, соединен с инверсным входом третьего элемента И и первым входом четвертого элемента

И, выход которого соединен с входом записи счетчика адреса и первым входом второго элемента ИЛИ, второй вход которого является входом запуска устройства, выход второго элемента ИЛИ соединен с входом блока элементов задержки, третий выход которого соединен с вторым входом четвертого элемента И и прямым входом третьего элемента И, выход которого соединен с входом записи регистра и установочным входом первого триггера, выход которого является выходом запроса доступа к памяти устройства, вход сброса первого триггера является входом разрешения доступа к памяти устройства и соединен с установочным входом второго триггера, выход которого является выходом подтверждения запроса устройства и соединен с синхровходамн счетчика адреса и оегистра, с пепвым входом пятого элемента И и входом первого формирователя импульсов, выход которого является выходом записи устройства, вход ответа устройства является входом второго формирователя импульсов, выход которого соединен с вторым входом пятого элемента И, выход которого соединен с тактовым входом счетчика адреса, с установочным входом второго триггера, с прямым входом второго элемента И и с вторым входом первого эле-. мента И, выход которого соединен с третьим: входом второго элемента

ИЛИ.