Ассоциативное устройство для линейной интерполяции

 

Изобретение относится к вычиелчтельной технике и мьжет неполнаоваться в устройствах для обработки цифровой информации. Целью изобретения является расширение функциональных возможностей за счет дополнительного вычисления функций методом линейной интерполяции . Устройство содержит первый и второй блоки памяти, блок ассоциативный памяти, первую - четвертую группы элементов И, первый и второй элемент И, первую и вторую группу элементов задержки, первый и второй регистры, группу регистров, соединенных определенным образом. Изобретение позволяет производить операцию двоичного суммирования нескольких чисел, а также операцию вычисления тригонометрических функций, 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ РЕСПУБЛИК ($ f) $ С 06 . Г 1 5/3 53

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

flPM ГННТ СССР (21) 4686131 /24 (22) 03 ° 05.89 (46) 15, 05. 91 . Бюл. Р 18 (71) Дагестанский политехнический институт (72) Ш.N.Èñìàèëîâ, О.Г,Кокаев, Л.A.Çóðõàåâ и И.А.Магомедов (53) 68 1.325 (088.8) (56) Авторское свидетельство СССР

1310812, кл. G 06 Р 7/544, 1985.

Авторское свидетельство СССР

Г - 106?684, кл, G 06 Р 7!50, 1983. (54) ЛССОЩ1ЛТИВНОЕ УСТРОЙСТВО ДЛЯ

ЛИНЕЙНОЙ ИНТЕРЦОХ!Ящ!и (57) Изобретение относится к вычислительной технике и может использоватьИзобретение относится к вычислительной технике и может быть использовано в устройствах обработки цифровой информации, Цель изобретения — расширение функциональных возможностей путем дополнительного вычисления функций методом .линейной интерполяции, На Лиг,. 1 представлена блок-схема устройства, иа фиг. 2 и 3 — варианты прошивок блоков памяти, Устройство содержит блок 1 памяти признаков, блок 2 ассоциативной памяти, группу элементов И 3, элемент И

4, группы элементов. И 5 и 6, две— группы элементов 7 и 8 задержки, вход

9 четвертого синхросигнала, выход 10 устройства, регистр 11, группу реги„„SU„„16495

2 ся в устройствах для обработки цифровой информации. Целью изобретения яв- ляется расширение функциональных возможностей за счет дополнительного вычисления функций методом линейной интерполяции. Устройство содержит nepBbBi и второй блоки памяти, блок ассоциативный памяти, первую — четвертую группы элементов И, первый и второй элемент И, первую и вторую группу элементов задержки, первый и второй регистры, группу регистров, соединенных определенным образом. Изобретение позволяет производить операцию двоичного суммирования нескольких чисел, а также операцию вычисления тригонометрических функций, 3 ил. стров 12, группу элементов И 13, блок

14 памяти функций, регистры 15 и 16

1 элемент И 17, входы старшей 18 и младшей 19 частей аргументов устрой- ства, вход 20 третьего синхроимпульса, вход 21 управления режимом, вход

22 второго синхроимпульса, вход 23 первого синхроимпульса, вход 24 тактовых импульсов сдвига устройства и вход 25 слагаемых устройства.

В основу вычисления тригонометрических функций положена формула линейной интерполяции

7,411 — у 1

Y +- — — — -----(Х-Х)

X l — Х °

У

3+1 — значение исходной функции; — табличные значения функции

1649567 для i-ro и (i+1)-ro шагов отсчета, Х,Х,+, — значения аргументов функции

1 для фиксированных точек отсчета, Х вЂ” аргумент искомой функции.

Считаем, что ОХ = Х„ +, — Х, = 1, тогда Y = Y; + (Y +. — Y ) (Х вЂ” Х;); введем следующие обозначения . Л<

= Y - Y ° В =Х вЂ” Х тогда

t1.I 1Ю

1О

Y= Y +Л1В

1 1 1

По информационным входам 18 и 19 устройства по сигналу, поданному на вход 20, соответственно в первый 15 3р и второй 16 регистры записываются целая Х, и дробная (Х вЂ” Х„ ) части аргумента Х функции, По целой части Х, аргумента, которая является адресом для блока 14, считывается значение

Y а по второму выходу считывается У значение А, = Y, + — 7, . Считанная информация Y и А, поступает соответственно на вход третьего регистра 11 и входы группы регистров 12. В зави- 4п симости от значения битов аргумента дробной части (Х - Х, ) второго регистра 16, значение А °, считанное по . ! у второму выходу блока 14, по управляющему сигналу, подаваемому на вход 9 45 устройства, записывается в группу регистров 12, причем запись происходит со сдвигом на один разряд относительно предыдущего, за исключением регистра 12.1. Сдвиг информации произво- 0 цится в сторону старших разрядов и организован монтажно. Таким образом в группе регистров 12.1 - 12.п получают частичные произведения выражения

А; В1. Значение Y, считанное по первому выходу блока 14, записывается соответствующим образом в третий регистр 11 по управляющему сигналу, подаваемому на вход 9 устройства.

Представленная функциональная схема устройства ориентирована на вычис- jg ление тригонометрических функций по формуле (1) с учетом, то X меняется от 0 до 90 .

Устройство работает в двух режимах: первый режим — режим вычисления 2О тригонометрических функций; второй режим — режим вычисления суммы нес к ольких чи с ел .

Рассмотрим работу устройства в режиме вычисления тригонометрических 25 функций.

При поступлении управляющего сигнала на второй вход элемента И 17 и на вторые входы группы элементов И 3 по входу 22 и подаче сдвиговых импульсов по входу 24 на входы блока 1 одновременно поступают одноименные разряды (n+1) слагаемых, которые в течение тактового импульса определяют адрес слова, считываемого из блока 1.

Считанное из блока 1 слово является частью признака, подаваемого на входы блока 2, причем все разряды, кроме младшего, задерживаются на один такт. Остальной частью признака являются все, кроме старшего, разряды, считанные из блока 2 и задержанные на один такт.

Сформированный признак дополнительно синхронизируется на элементах

И 4 — 6 путем подачи сигнала по входу 23, передний фронт которого начинается позже, а задний — раньше тактового импульса, подаваемого по входу 22. Это обусловлено неидеальность|р элементов 7 и 8 задержки.

В том же такте, в котором бып подан разрядный срез слагаемых, на выходе 10 блока 2 появляется одноименный выходной разряд. Таким образом на выходе получают результат в последовательном коде, который и является значением искомой функции.

Во втором режиме работы устройства запись слагаемых в регистр 11 и в группу регистров 12 происходит с вхоl дов слагаемых 25 по управляющему сигналу, поступающему по входу 21, причем в режиме суммирования слагаемых запись информации в регистр 11 и в группу регистров 12 по входам 25 происходит без сдвигов. При поступлении управляющих сигналов по входу 24 и по входу 22 одноименные разряды всех слагаемых через группу элементов И 3 и элемент И 17 одновременно поступают на вход блока 1. Далее суммирование происходит согласно описанному алгоритму, и на выходе 10 блока 2 получают сумму слагаемых.

Формула изобретения

Ассоциативное устройство для линейной интерполяции, содержащее блок ассоциативной памяти, блок памяти признаков, первый элемент И, три, группы элементов И, две группы эле.

1649567

25 ментов задержки, причем информационный выход блока ассоциативной памяти соединен с информационным выходом устройства, вход первого синхроимпульса которого соединен с первыми входами элементов И первой и второй групп и первого элемента И, второй вход которого соединен с выходом младшего разряда блока памяти признаков, выходы остальных разрядов соединены с входами соответствующих элементов задержки первой группы, выходы которых соединены с вторыми входами соответствующих элементов И первой группы, выходы разрядов признака блока ассоциативной памяти соединены с входами соответствующих элементов задержки второй группы, выходы которых соединены с вторыми входами соответствую- 20 õ элементов И второй группы, выходы элементов И первой и второй групп и первого элемента И соединены с адресным входом блока ассоциативной памяти, первый адресный вход блока памяти признаков соединен с выходами элементов И третьей группы, первый вход которых соединен с входом второго синхроимпульса, о т л и ч а ю— щ е е с я тем, что, с целью расшире- б ния функциональньм возможностей путем дополнительного вычисления функций методом линейной интерполяции, в не— го введены три регистра, блок памяти функций, четвертая группа элементов

И, второй элемент И, группа регистров, причем входы старших и младших разрядов аргумента устройства соединены с информационными входами соответственно первого и второго регист- 40 ров, входы разрешения записи которых соединены с входом третьего синхроимпульса устройства, выход первого регистра соелипен с адресным входом блока памяти функций, выход опорньм значений функции которого соединен с первым информационным входом третьего регистра, выход приращения функции блока памяти функций соединен с первыми информационнъ|ми входами регистров группы, вторые информационные входы которых и вход третьего регистра соединены с входом слагаемых устройства, выходы разрядов второго регистра соединены с первыми входами . соответствующих элементов И четвертой группы, выходы которых соединены с входами разрешения записи регистров группы, вход четвертого синхроимпульса устройства соединен с вторыми входами элементов И четвертой группы и входом разрешения записи третьего регистра, вход сдвига которого соединен с входами сдвига регистров группы и входом тактовых импульсов сдвига устройства, вход задания функции которого соединен с входами управления режимом регистров группы и третьего регистра, выход которого соединен с первым входом второго элемента И, . второй вход. которого соединен с входом второго синхроимпульса, выход второго элемента И соединен с вторым адресным входом блока памяти признаков, первый информационный вход n-ro регистра группы выполнен сдвинутым в сторону старших разрядов на п-1 разрядов, где n = 1, 2, ..., k k — разрядность младшей части аргумента.

16ч 956 7 у;

Оа

01 аа

110

1 0

1 а

00 аа

0 1

2 0

10

011

10

110

0 0

00 аа

011

S 0

100

00 аа аа

«а

ВВ 1 аа аа

110 ао ао

011

0 О аа

С оста ви т ел ь А. Зори н

ТехРед М,Моргентал

Редактор А.Огар

Корректор Н.Ренская

Заказ 1523 Тираж 419 Подписное

ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. ч/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101