Преобразователь напряжения в интервал времени

 

Изобретение относится к электроизмерительной технике и может быть использовано в универсальных цифровых вольтметрах для линейного преобразования постоянного напряжения в интервал времени. Изобретение позволяет повысить точность преобразования . В преобразователь, содержащий источник 1 опорного напряжения, ключи 4, 5, 8, 9 и 17, блок 23 сравнения , операционные усилители 12, 13, 19, компаратор 20} буферный усилитель 6, токоо раничивающие элементы 2, 3, 15, 16, 18, 21, 22, выполненные на резисторах, накопительные элементы 11, 14, выполненные на конденсаторах , введен ключ 7. 1 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСНИХ

РЕСПУБЛИК (1а (11) (gl)5 Н 03 M 1/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВЩ ЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4425156/24 (22) 13.05 ° 88 (46) 15.05.91. Бюл. Р 18 (72) Ф.М.Мацкул и В.A.ßíêîâè÷ (53) 681.325(088.8) (56) Стронг Н. Конструирование надежного портативного цифрового мультиметра для жестких условий работы.—

Электроника, 1977. с.24.

Digital multimeter 3438А Operating and service manual. Fig.8-14. (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В

ИНТЕРВАЛ ВРЕМЕНИ (57) Изобретение относится к электроизмерительной технике и может быть

2 использовано в универсальных цифровых вольтметрах для линейного преобразования постоянного напряжения в интервал времени. Изобретение позволяет повысить точность преобразования. В преобразователь, содержащий источник 1 опорного напряжения, ключи 4, 5, 8, 9 и 17, блок 23 сравнения, операционные усилители 12, 13, 19, компаратор 20 . буферный усилитель 6, токоо:-раничивающие элементы 2, 3, 15, 16, 18, 21, 22, выполненные на резисторах, накопительные элементы 11, 14, выполненные на кон" денсаторах, введен ключ 7. 1 9 ° II ° ф лы 3 ил, .1649662

Из.обретение относится к электроизмерительной технике и .может быть использовано в универсальных цифровых вольтметрах для линейного пре5 образования постоянного напряжения в. интервал времени.

Целью изобретения является повьгшение точности преобразования.

На фиг. 1 приведена структурная схема преобразователя на фиг. 2— структурная схема блока управления; на фиг. 3 — временные диаграммы, поясняющие. работу блока управления.

Преобразователь содержит источник

1 опорного напряжения, токсограничивающие элементы 2 и 3, выполненные на,резисторах, ключи 4 и 5, буферный усилитель 6, ключи 7-,9, токоограничивающий элемент 10, выполненный 20 на резисторе, накопительный элемент

11, выполненный на конденсаторе, операционные усилители 12 и 13, накопительный элемент 14 выполненный на конденсаторе, токоограничивающие эле- 25 менты 15 .и 16, выполненные на резисторах, ключ 17, токоограничивающий элемент 18, выполненный на резисторе, операционный усилитель 19, комларатор 20, окоограничивающие элементы

21 и 22 выполненные на резисторах. и блок 23 управления.

Блок управления (фиг.2) содержит генератор 24 импульсов, делители 25 и 26 частоты на два, элемент. И-НЕ

27, элементы HE 28-30, D-триггеры 3 1 и 32 и элементы ИЛИ-НЕ 33 и 34.

На фиг.3 обозначены: :и — напряже-. ние на выходе элемента НЕ 28; 8" - напряжение на выходе элемента И-НЕ 27," 40 о — напряжения на инвертирующем выходе D-триггера 32, g — напряжение на прямом выходе D-триггера 31, ф— напряжение на выходе элемента ИЛИ-НЕ

33 8 — напряжение на выходе элемен- 45

Ф

I та ИЛИ-НЕ 34; Q — напряжения на, вхо1 де блока 23, — напряжение на выходе усилителя 12.

Преобразователь работает в три такта. В исходном состоянии (до начала первого такта работы) ключи 5, 9, и

17 замкнуты. Вход буферного усилителя 6 соединен с общей шиной, а вход усилителя 13 — c точкой соединения резисторов 2 и 3., образующих делитель, с коэффициентом передачи

Нэ

+ R т

"o S + "см р где П вЂ” опорное напряжение, U, — напряжение смещения усилите ля 13;

КЭ вЂ” коэффициент передачи делителя, образованного резисторами 2 и 3.

На неинвертирующем входе усилителя 12 интегратора за счет глубокой отрицательной обратной связи устанавливается напряжение, равное: (3) U2 смб сМ 2 ) где П „ — напряжение смещения .буферного усилителя 6, U«„- Hen eHHe oMe eHH yñèëèтеля 12 интегратора.

Предположим, что источник опорного напряжвния имеет отрицательную полярность, тогда выражение (2) примет вид (4). о g+ см 3

Напряжение на выходе усилителя 12 равно инт,о а 8 см Э см 9 (5) + UcMg + "смС р где Uo — опорное напряжение, К вЂ” коэффициент передачи дели3 теля, образованного резисторами 2 и 3,, U<м, — напряжение смещения усилителя 13, П см „ — напряжение смещения усилителя 19.

Конденсатор 14 заряжается до напряжения, равного:

U П - U; = -У К- + О с 1 2 О б :;. ОМ4Ъ

®см6+ Псм а ), (6)

В начале первого такта работы (на фиг.3 момент времени t )Ha выходе элемента 27 блока 23 устанавливается состояние логического нуля, на выходе элемента 28 — состояние логической единицы, а на выходе элемента 34— состояние логического нуля„ Это при-. где R< — сопротивление резистора 2;

R — сопротивление резистора 3 °

Так как делитель подключен к выхо-. ду источника 1, то на выходе усилителя 13 устанавливается напряжение, равное:

5, 16496б водит к размыкакию ключей 5 и 17 и замыканию ключа 4..

Во время первого такта, длительность которого постоянна и равна Т (период времени — с на фиг.3), 5 к входу буферного усилителя прикладывается преобразуемое напряжение

Ug, К концу первого такта напряжение на выходе интегратора имеет величину

+ — Т (Н

Иктi "»î BC o К + с смб смю ) (7),5 где U > — преобразуемое напряжение

Т вЂ” длительность первого такта

О преобразования, R — сопротивление резистора 10; 20

С вЂ” емкость конденсатора 11..

По окончании первого такта (момент времени t» на фиг.3) на выходе элемента 27 устанавливается уровень логической единицы. При этом 25 ключ 4 размыкается, а ключ 5 замыкается.

Перепад напряжения на выходе элемента 27 воздействует на С-входы

Р-триггеров 31 и 32. В зависимости от состояния входа блока 23 триггер 31 устанавливается в единичное состояние, триггер 32 — в нулевое. Состояние входа блока 23 в конце первого такта определяется полярностью пре35 образуемого напряжения. При положительном преобразуемом напряжении на входе блока 23 устанавливается логическая. единица, а.нри отрицательном преобразуемом напряжении — логический 40 ноль. !

Рассмотрим случай, когда преобра зуемое напряжение имеет отрицательную полярность. Ha R-вход D-триггера

31 поступает логический ноль. Положительный перепад напряжения на Свходе переводит D-триггер 31 в единичное состояние. На неинвертирующем выходе П-триггера 31 устанавливается логическая единица. Этот сигнал вы-! зывает замыкание ключа 8. На выходе элемента 33 устанавливается логический ноль, который размыкает ключ 9.

Логическая единица, установившаяся 55 на выходе элемента 30, поддерживает нулевое состояние на выходе элемента

34, тем самым сохраняя разомкнутое состояние ключа 17.

На вход усилителя.13 через ключ

8 поступает опорное напряжекке. Очевидно, что напряжение на входе усилителя 13 изменится на величину (8.) QU=-U+НК., о о о р где Н вЂ” опоркое напряжение: o

К вЂ” коэффициент передачи делиrg теля, образованного резисторами 2 и 3.

На такую же величину изменится ка— пряжение на выходе успл,=.теля 13, ка неинвертирующих входах усилителей

12 и 19 и ка выходе усилителя 12 интегратора, которое становится равным:

+Л11=-П+П+

КМ.Г (

Напряжение на неинвертирующем входе усилителя 12 в этот момект времеьи равно: (Ug = -U +U. — Н

on см< с

-U (1-K„)+ U + U (10) оа 3 с,ч 6 си1 °

На кепнвертирующем входе усилителя 19 устанавливается напряжение: — Н Т „(1 — К ) = U (12)

"Ь -, "ся "- «.;

Благодаря наличию на неиквертирующем входе усилителя 12 напряжения икается р р д интегратора, ! заканчивающийся при появлении на выходе интегратора нагряжения, равного U> (момент, на фиг.3). В этот момент срабатывает компаратор 20 и на шине входа блока 23 устанавливается логическая единица, которая устанавливает no R-входу D-триггер

31 н нулевое состояние. 13-триггер

32 остается в единичном состоянии.

На выходе элемента 33 устанавливается состояние логической единицы, а на выходе инвертора 30 и элемента 34состояние логического нуля. Это приводит к размыканию ключа 8 и замыканию ключей 9 и 17. Так как в конце второго цикла напряжение на выходе интегратора становится равным напряжению Б, то можно записать:

1649662 где Бин инr — напряжение на выходе ин.-тегратора, в начале второго такта( — длительность второго такта. подстановки (1), (9) и (11). преобразования получаем тх

После в (12) и т К2 + Кз ик Т (3)

0 °

2 о

1О

Формула изобретения (1. Преобразователь напряжение в интервал времени, содержащий компаратор, первый ключ, информационный вход которого является первой входной шиной, выход первого ключа соединен с информационным входом второго ключа .и неинвертирующим входом буферйога усилителя, инвертирующий вход которого соединен .с выходом буферного усилителя и через первый токоограничивающий элемент, выполненный на резисторе, с инвертирующим входом первого операционного усилителя, который через первый накопительньФ элемент, выполненный на конденсаторе, соединен с выходом первого операционного усилителя, инвертирующий вход второго операционного

° усилителя соединен с первыми выводами второго и третьего токоограничивающих элементов, выполненных на резисторах, второй вывод второго резистора соединен с выходами второго операционного усилителя и третьего ключа, информационный вход которого через второй накопительный элемент, выполненный на конденсаторе, соединен с первым выводом четвертого токоограничивающего элемента, выполненного на резисторе, выход компаратора соединен с входом блока управления и через пятый и шестой токоограничивающие элементы, выполненные на резисторах, с шиной нулевого потенциала, третий операционный

50

При положительной полярности преобразуемого напряжения выражение для

Т,„имеет вид т 2 э хт . (1g)

К + К 0 t 5

К К Ц 0

Из (1 3) и (14) видно, что время т пропорционально величине преобрах зуемого напряжение и не зависит от сопротивления канала ключей, усилитель., инвертирующий вход которого соединен с его выходом, источник опорного напряжения, первый выход которого является шиной нулевого потенциала, второй выход через седьмой токоограничивающий элемент,, выполненный на резисторе, соединен с первым выводом восьмого токоограничивающего элемента, выполненного на резисторе, первый вывод восьмого резистора соединен с информационным входом четвертого ключа, выход которого объединен с выходом пятого ключа, управляющие входы первого, второго, третьего, че-.вертого и пятого ключей соединены соответственно с первым, вторым, третьим, четвертым и пятым выходами блока управления, выход второго ключа является шиной нулевого потенциала, о т=л и ч а ю шийся тем, что, с целью повышения точности преобразования, в него введен шестой ключ, информационный вход которого является шиной нулевого. потенциала, управляющий вход соединен с шестым выходом блока управления, а выход объединен с выходом пятого ключа и соединен с неинвертирующим входом третьего операционного усилителя, выход которого соединен с неинвертирующим входом второго операционного усилителя и вторым выводом четвертого резистора, неинвертирующий вход компаратора соединен с первым выводом шестого резистора„ инвертирующий вход соединен, с выходом второго операционного усилнтеля, второй вывод третьего резис-. тора соединен с выходом первого операционного усилителя, информационный; вход пятого ключа соединен с вторым . выходом источника опорного напряжения, второй вывод восьмого резистора является шиной нулевого потенциала, седьмой выход блока управления является выходкой шиной..

2. Преобразователь по п. 1, о тл и ч а ю шийся тем, что блок управления выполнен на последовательно соединенных генераторе, импульсов, первом и втором делителях частоты на два, элементе И-НЕ, а также на. двух D-триггерах, трех элементах

НЕ и двух элементах ИЛИ-НЕ, выход элемента И-НЕ подключен к входу пер-. вого элемента НЕ и С-входам первого и второго D- триггеров, S-вход первого D-триггера через второй элемент НЕ подключен к R-входу второго D-триггера и является входом блока управления, В-вход второго D-триг гера является шиной логической,единицы, S-вход второго D-триггера и

D- u R-входы первого D-триггера обьединены и являются шиной логического нуля, прФмой выход второго D-триг гера и инверсный выход первого

D-триггера соединены соответствен но с первым и вторым входами первого элемента ИЛИ-НЕ, выход которого через третий, элемент НЕ подклю:чен к первому входу второго элемент!

1643662 о та ИЛИ-НЕ, второй вход которого соединен с выходом первого элемента НЕ, выход первого делителя частоты соединен с вторым входом элемента И-НЕ, выход которого, а также выходы первого элемента НЕ, второго элемента »

ИЛИ-НЕ, третьего элемента НЕ, первого элемента ИЛИ-НЕ, инверсный выход первого и прямой выход второго Dтриггеров являются соответственно вторым, первым, третьим, седьмым, четвертым, шестым и пятым выходами блока.