Устройство для дистанционного программного управления сигнализацией и электроприводными механизмами

 

Изобретение относится к системам автоматики и может применяться в схемах автоматического управления машинами, механизмами, поточно-транспортными системами, сигнализацией конвейерными линиями и т.д. Изобретение позволяет повысить быстродействие устройства. Устройство содержит блок согласования, блок коммутации, вычислительный блок, блок оперативной памяти , генератор, блок программ, блок выбора механизма. В блок коммутации введены ячейки памяти и элементы И, а в вычислительный блок - элементы Исключающее ИЛИ, элементы И-ИЛИ и элементы ИЛИ-И. Введение в блок коммутации двух ячеек памяти позволяет записывать два результата промежуточных вычислений булевых функций без обращения к блоку оперативной памяти,а также запоминать значения входных переменных и переменных ,считанных из блока оперативной памяти, при необходимости многократного их использования без дополнительного обращения соответственно к блоку согласования или блоку оперативной памяти, что приводит к сокращению числа тактов, т.к. к повышению быстродействия устройства. Введение в вычислительный блок элемента Исключающее ИЛИ, элементов И-ИЛИ и элементов ГЛП-Н позволяет на одном такте работы устройства вычислять любые булевые функции , состоящие из трех переменных, что позволяет сократить число тактов, т.е. повысить быстродействие, а также упростить устройство за счет сокращения командных тин в блоке программ. 7 ил. Ј (Л Ф СЛ IsD СО о 4

„„SU „„1652964

СОЮЗ СОИЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (51)5 С 05 В 19/08

1 ,11 1, ", i > . 16@»»

Б И БЛ11О 1 -

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГС»СУДАРСТ8ЕННЫЙ НОМИТЕТ

jl0 ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21 ) 46838 74/ 24 (22) 27.04 ° 89 (46) 30.05.9 1. Бюл . » - 20 (71) Научно-производственное объединени е "Гидр отруб опр овод " (72) Б.Г.Терехин и Н.F„Áeëü÷óê (53) 621 . 503. 55 (088.8) (56) Авторское свидетельство СССР

Ф 1071999, кл. С 08 С 19/16, 1982 °

Авторское свидетельство СССР

Ф 1257614, кп. С 05 В 19/08, 1984. (54) УСТРОЙСТВО ЛЛЛ ЛИСТАНЩ1ОППОГО

ПРОГРАИМНОГО УПРАВЛГПИЯ СИГНАЛИЗАЦ1П .11

И ЭЛЕКТРОПРИВОД1%1И ИГХА11ИЭ1 1ИИ1 (57) Изобретение относится к системам автоматики и может применяться в схемах автоматического управления машинами, механизмами, поточно-транспортными системами, сигнализацией конвейерными линиями и т.д. Изобретение позволяет повысить быстродействие устройства. Устройство содержит блок согласования, блок коммутации, вычислительный блок, блок оперативной памяти, генератор, блок программ, блок выбора механизма. В блок коммутации

Изобретение относится к системам автоматики и может быть использованов автоматизированных системах управления машинами, механизмами, сигнализацией, поточными линиями и т.д.

Целью изобретения является повышение быстродействия устройства.

На фиг. 1 представлена функциональная схема устройства; на фиг.2— структурная схема построения блока

2 введены ячейки памяти и элементы И, а в вычислительный блок — элементы

Исключающее ИЛИ, элементы И-ИЛИ и элементы ИЛИ-И. Введение в блок коммутации двух ячеек памяти позволяет запи-, сывать два результата промежуточных вы- численик булевых функций без обращения к блоку оперативной памяти,а также запоминать значения входных переменных и пе-, ременных, считанных из блока оперативной памяти, при необходимости многократного их использования без дополнительного обращения соответственно к блоку согласования или блоку оперативной памяти, что приводит к сокращению числа тактов, т.к. к повышению быстродействия устройства. Введение в вычисли- тельный блок элемента Исключающее

ИЛИ, элементов И-ИЛИ и элементов ИЛИ-И позволяет на одном такте работы уст- ( ройства вычислять любые булевые функции, состояпие из трех переменных, что позволяет сократить число тактов, т.е. повысить быстродействие, а также упростить устройство за счет сокраще- Ф» ния командных шин в блоке программ. СЛ

7 ил. М согласования, вариант; на дуг.3— структурная схема блока выбора механизма; на фиг. 4 — структурная схема блока оперативной памяти 41, вариант; на фиг. 5 — структурная схема блока программ; на фиг. 6— структурная схема генератора импульсов, один из вариантов; на фиг. 7временная диаграмма выходных импульсов генератора импульсов.

1652964

Устройство состоит из входного блока 1, входы которого подключены к первичным датчикам (не показаны), а выход связан с блоком коммутации ? содержащим дешифратор 3, элементы

И 4, 5, 6, ИЛИ 7, ячейки памяти 8 и 9, элементы И 10 и 11, дешифратор 12, элементы И 13, 14, 15, ИЛИ 16, ячейку памяти 17, элемент H 18, дешифратор 19, элементы И 20, 21, 22, ячейку памяти 23 и элементы И 24, ИЛИ 25; вычислительного блока 26, содержащего элементы Исключающее ИЛИ 27-29, элемент ИЛИ 30, элемент И 31, элементы

И-ИЛИ 32-34, элементы ИЛИ-И 35-37, элемент И-ИЛИ 38 и дешифратор 39, блока выбора 40 механизма, блока 41 оперативной памяти, генератора импульсов 42, синхронизирующего работу устройства, и бпока программ 43 ° Сим20 волами С1... 016, 01-1... С1-j, С2-1... ...0?-п, С3-1...СЗ-п, С4-1...С4-1с обозначены командные шины, по которым поступают соответствующие команды, формируемые блоком программ 43 для управления устройством; символами а1, а2, аЗ...ai обозначены сигналы, поступающие от первичных датчиков на входы входного блока 1.

Входной блок 1 (фиг. 2) состоит из стандартных элементов согласования

44„(например элементов И-208 серии "Ло- гика И", на вход которых поступают сигналы от первичных датчиков, с выхода снимаются унифицированные сигналы, 35 соответствующие логическим сигналам

"0" и "1"), элементов считывания 45, в качестве которых можно применять двухвходовые элементы И, элемента

ИЛИ 46„ обьединяющего по выходу все 40 элементы считывания 45, и дешифратора 47, управляющего элементами считывания 45 по командам С-1...С!-j, поступающим из программного блока, Блок выбора 40 механизма (фиг.3) состоит из дешифратбра 48, элементов

И 49, элементов памяти 50, усилителей 51.

Блок 41 оперативной памяти (фиг. 4) состоит из ячеек памяти 52, дешифра- 50 тора 53, элементов И 54, дешифратора 55, элементов И 56, элемента

ИЛИ 57.

Блок программ 43 (фиг. 5) состоит из счетчика импульсов 58, элементов памяти 59 и дешифратора 60.

Генератор импульсов 42 (фиг. 6) состоит из мультивибратора 61„счетных триггеров 62, инвертора 63 и элемсн тов . И 64 .

Из структурнои схемы входного блока 1 видно, что дня опроса имеющихся первичных датчиков нужно определенное количество команд С1-1...С1-j, причем количество комацд определяется по формуле

Мс 1082п9 где N — количество команд, поступающих на входы дешифратора из программного блока и необходимых для опроса первичных датчиков, подключенных к входному блоку; и — количество первичных датчий ков, подключенных к входному блоку.

Блок 41 оперативной памяти имеет информационный вход, на который с выхода вычислительного блока 26 поступают результаты промежуточных вычислений функций булевых переменных, необходимых дпя. дальнейших вычислений; синХровход, на который с выхода генератора импульсов 42 поступают синхроимпульсы, необходимые для надежной записи информации в ячейки памяти 52; входы, на которые из блока 43 поступают команды записи и считывания, необходимые для выбора конкретной ячейки памяти, в которую необходимо записать информацию или произвести считывание информации.

С выхода блока 41 оперативной памяти считанная из какой-либо ячейки памяти 52 информация поступает на вход блока коммутации ?, где используется для дальнейших вьгчислений.

Дня записи информации в какую-либо ячейку памяти 52 (фиг. 4) на вход дешифратора 53 необходимо подать соответствующие команды из блока 43. При этом активизируется один из выходов дешифратора 53 и сигнал логической

"1" с его выхода поступит на вход конкретного элемента И 54, на выходе которого, по совпадению сигнала с дешифратора 53 с синхроимпульсом, поступившим с выхода генератора 42, появится сигнал разрешения записи в ячейку памяти 52. Таким образом, информация, поступившая на вход блока оперативной памяти, запишется в конкретную ячейку памяти 5?.

При считывании информации из ячейки памяти 52 на вход дешифратора 55 необходимо подать соответствующие

1652964 команды из программного блока 43.

При этом сигнал логической единицы с .соответствующего выхода дешифраторя 55 поступит на вход элемента И 56, l» 5 и на его выходе появится сигнал, соответс твующий информации, записанной в ячейку памяти 52, которая подключена к его второму входу.

Таким образом, информация из ячейки памяти 52 считывается через элемент И 56 и поступает на вход элемента ИЛИ 57, выход которого является выходом блока 4 1 оперативной памяти.

Количество команд записи зависит

5 от необходимого количества ячеек памяти в блоке оперативной памяти и определяется по формуле

20 где У вЂ” количество команд записи, оступающих на вход дешифратора 55 блока оперативной.памяти 41 из программного блока 43;

n — количество ячеек памяти в о блоке оперативной памяти.

Количество команд считывания определяется аналогично командам записи. 30

Структурная схема одного из вариантов блока программ приведена в прототипе (авт. с вид, СССР Р 1257614, кл. Г 05 В 19/08) изобретения, На фиг. 5 приведен другой вариант структурной схемы блока программы 43, построенной на стандартных ЛПЗУ (например, серии 155PFЗ) .

Па вход блока программ 43 поступают тактовые импульсы с выхода ге- 40 нератора импульсов 42, а на выходе, на командных шинах, в соответствующие моменты времени (согласно записанной в ППЗУ программе) появляются команды управления. 45

Команды С1-Г10 с выхода блока программ 43 поступают на вход блока коммутации 2, команды Г11-С16 поступают на вход вычислительного блока

26, команды С1-1...С1-j — на вход блока 1, команды С2-1 ° ;.С2-п, С3-1... . ° .СЗ-n — на вход блока 41 оперативной памяти, а команды С4-1...С4-k— на вход блока 40.

Количество команд, поступающих 55 на входы блока 1, блока 42 и блока

41 оперативной памяти, зависит от количества необходимых входов, выходов и ячеек памяти.

На вход счетчика импульсов 58 по-. ступают тактовые импульсы с выхода генератора импульсов. Выходы счетчика импульсов 58 подключены соответст- венно к входам элементов памяти 59 и к входам дешифратора 60.

С выходов дешифратора 60 на входы элементов памяти 59 поступают сигналы

"Разрешение считывания", а по сигналам с выхода счетчика импульсов 58, поступающим на входы элементов памяти

59, происходит последовательная выборка элементов памяти, в которые записана программа работы устройства.

Генератор импульсов 42 выдает две серии импульсов, сдвинутых одна относительно другой. Первая серия тактовых импульсов поступает в программный блок 43, и на их основе формируются команды управления, а вторая серия синхроимпульсов поступает на блок 41 оперативной памяти вместе с командами записи через элеменгы И 54 на синхровходы ячеек памяти 52, что обеспечивает окончание импульсов записи в ячейки памяти 52 до окончания импульсов, несущих информацию. В качестве такого генератора можно использовать, например, микросхему серии 580 Г<ь24 или представленный на фиг. 6.

Блок выбора 40 механизма имеет информационньш вход, на который с выхода вычислительногo блока 26 поступают результаты вычислений функций булевых переменных, являющиеся командами управления для электроприводных механизмов и элементов сигнализации; синхровход, на который с выхода генератора импульсов 43 поступают синхроимпульсы, необходимые для надежной записи информации в элементы памяти блока 40; входы записи, на которые из программного блока 43 поступают команды, необходимые для выбора конкретного элемента памяти в блоке 40, в которую записывается результат вычисления функции булевых переменных, причем количество команд зависит от количества элементов памяти в блоке 40, т.е. от количества выходов и, соответственно, элементов сигнализации и электроприводных механизмов, к ним подключенных, Таким образом, в блоке выбора 40 механизма на вход дешифратора 48 поступают команды из программного блока 43, в зависимости от которых активизируется один из выходов дешифра7 1652964 8

40 тора (появляется сигнал логической

I t 11

), и по совпадению сигнала логическои "1" и синхроимпульса на выходе одного из элементов 49 (двухвходояого элемента И) появляется импульс разре5 шени я записи информации в один и з элементов памяти 50 (триггер). .С выхода элемента памяти 50 информация через усилитель 51 поступит на один из выходов выходного блока и далее на конкретный электроприводной механизм или элемент индикации.

На одном такте вычислительный блок 26 может вычислить одну из логи15 ческих функций;

Аl.А2 AÇ; Al À2 АЗ; Ai А2 AÇ;

Аl ° А? AÇ; Al AZ AÇ; Аl А2 AÇ; Аl А2 " АЗ; Аl А2 AÇ; Аl + А2 + AÇ; Al +

+ А2 + АЗ; Аl + А2 + АЗ; Аl + А2 +

+ АЗ; Al + А2 + AÇ; Аl + А2 + AÇ;

A1 + А2 + AÇ; Аl А2 + A3; Al А2 + AÇ;

А1 А2 + AÇ; Аl A2 + AÇ; Аl А2 + AÇ;

Аl А2 + AÇ; Аl А2 + AÇ; Аl A? + AÇ„

Аl .А2 + AÇ; Аl.АЗ + AZ; Аl AÇ + А2;

Аl-AÇ + A2; Аl A3 + А2; Аl AÇ + А2;

Аl ° AÇ + А2; Аl AÇ + A2; Аl AÇ + A2;

Аl + А2 AÇ; Al + А2 AÇ; Al + AZ АЗ;

Аl + А2. AÇ; Al + А2 AÇ; Аl + A2.АЗ;

A1 + A2 А3; A1 + A2 АЗ; Аl (А2 + АЗ);

Аl (А2 + АЗ) Аl (А2 + AÇ);Al ° (А2 +

+ A3); Аl (А2 + AÇ); Аl (А2 + AÇ);

Аl (А2 + AÇ); А l (А2 + AÇ); А2 (Аl +

+ A3); А2 (А1 + АЗ); А2 (Аl + АЗ „

А2 (Аl - AÇ); A2, (Аl + AÇ); А2 ° (Аl +

+ A3); А2 ° (Аl + АЗ) A? (А1 + AÇ);

A3 (А l + А2); АЗ (Аl + А2) AÇ (А l +

+ A2); A3 (Аl + A2); AÇ (Al + А2);

АЗ (Аl + А2) ", AÇ (Ai + А2); AÇ (Аl +

+ А2) где Аl, А2, AÇ вЂ” переменные булевых функций, поступающие на входы вычислительного блока; А есть инверсия А.

Принцип действия предлагаемого устройства рассмотрим на примере рабо- 5 ты электропривода механизма в зависимости от результата вычисления функции (аl + а4) а5 (аl + а2) + a3a5.

Будем считать, что переменные аl а2, аЗ обозначают сигналы, поступающие

50 на вход устройства от первичных датчиков, переменная а4 обозначает переменную, которая была вычислена ранее и записана в ячейку памяти блока

41 оперативной памяти, а переменная а5, вычисленная ранее, записана в

55 ячейку памяти 8 блока коммутации 2.

Дпя пояснения процесса вычисления прелложенной в примере функции (аl +

+ а4) а5 (аl + а2) + аЗа5 необходи) мо иметь возможность опрашивать три первичных датчика, что и предусмотрено наличием команд Сl-1 и 01-2, поступающих во входной блок из программного блока, причем условимся, что по командам Сl-1 = "1", Сl-2 = "0" опрашивается первый датчик, и на выход входного блока поступает переменная аl, по командам Сl-l = "0", С1-2 =

= "1" на выход входного блока поступает переменная а2, по командам Сl-1 =

= "1", С1-2 = "1" на выход входного блока поступает переменная аЗ.

Дпя считывания информации из блока оперативной памяти предусмотрена команда С3-1, а для записи информации в блок оперативной памяти предусмотрена команда С2-1, причем условимся, что по команде СЗ-1 = "1" на выход блока оперативной памяти поступает информация из ячейки, в которой была записана переменная а4, а по команде С2-1 = "1" в эту ячейку памяти записывается информация, поступащая на вход блока оперативной памяти с выхода вычислительного блока.

Условимся, что на дешифраторах 3, 12 и 19 активизируются верхние выходы нри наличии на входах сочетания сигналов "1", "0", средние выходы— при сочетании на входах сигналов псъи и

0, 1 и нижние выходы при соче— тании на входах сигналов "1", "1", а на дешифраторе 39 активизируется верхний. выход при сочетании сигналов на входах "0", "0", "0", второй выход — при сочетании сигналов на входах "1". "0", "0", третий выход— при сочетании сигналов на входах ил1 и 1t и 1

0, 1, О, четвертый выход — при ссчетании сигналов на входах "1", "1", ИГ Н

0, пятый выход — при сочетании сигналов на входах "0", "0", "1", шестой выход — при сочетании сигналов на входах "1", "0", "1", седьмой выход — при сочетании сигналов на входе "0", "1", "1" и восьмой выход— при сочетании сигналов на входе "1"

"1" э

Р

Ф °

Дпя записи информации в выходной бл ок 4 0 предус мотр ен а кома нда Г4-1 .

На фиг. 1 показано только то количество команд (Сl...С16, Гl-l, С1-2, С3-1, Г4-1), которое необходимо для вычислений приведенной в качестве примера функции (аl + а4) а5 (аl +

+ А2) + аЗа.5 °

16>529(>4

Па первом такте работы устройства на выходе программного блока 43, на командных шинах С5, С1-1, С7, С8, С3-1, С9, С10, С12, С13, С15, С16, С2, СЗ появляются единичные команды соотнетстненно, обеспечивающие подачу сигнала а5, записанного в ячейке памяти 8 блока коммутации 2, через элементы И 5 и ИЛИ 7 на верхний по схеме (фиг. 1) вход вычислительного блока

26, входного сигнала а1 из входного блока 1 через элементы И14, ИЛИ 16 блока коммутации 2 на вход вычислительного блока 26 (средний по схеме

15 фиг. 1), сигнала а4 из блока 41 оперативной памяти на вход блока коммутации 2 и через элементы И 21 и ИЛИ 25 на (нижний по схеме фиг. 1) вход вычислительного блока 26, где по командам С12 и С13 переменные а1 и а4 инвертируются и вместе с переменной а5 поступают на входы элементов ИЛИ 30, И 31, И-ИЛИ 32, И-ИЛИ 33, И-ИЛИ 34, ИЛИ-И 35, ИЛИ-И ЗГ>, ИЛИ-И 37, на выходах которых появляются результаты вычисления функций соответственно

a1 + а4 + a5, а1-а4 ° a5, a5 ° а1 + а4 а5 + aU -a4, a5 ° а4 +- а1, (а5 + А1) ° а4, (а1 + а4) а5, (a5 + а4) а1.

По командам С15 и r16 результат

30 вычисления функции (а1 + a4) а5 с выхода элемента ИЛИ-И ÇG через элемент И-ИЛИ 38 поступит на выход ньг числительного блока 2G и по информационным шинам на входы ячеек памяти 8 35 и 9.

За счет сигнала с выхода элемента

И 11, сд>ормиронанного по команде С2 и поступившего на синхровход ячейки 40 памяти 9, результат вычисления функции (а1 + а4) aS запишется в эту ячейку памяти. .Одновременно с вычислением функции (а1 + а4) а5 переменная а1, поступив- 45 шая из входного блока 1 в блок коммутации 2, за счет сигнала с выхода элемента И 18, сформированного по команде СЗ. запишется в ячейку памяти 17.

На втором такте на выходе програм" 50 много блока 43, на командных шинах

С5, Сб, С8, r,1-2, С9, С13, С15, С16, С2- t появятся единичные команды, соответственно обеспечивающие подачу результата вычисления функции (а1 +

+ а4) ° a5 из ячейки памяти 9 через элементы И 6 и ИЛИ 7 на (верхний по схеме фиг. 1) вход вычислительного блока 2Г>, сигнала а1, записанного на нервом такте н ячейку памяти 17 че=, рез элементы И 15 и ИЛИ 16 на (средний по схеме фиг. 1) вход вычислительного блока 26, входного сигнала а2 из входного блока 1 через элементы И 20 и ИЛИ 25 на (нижний по схеме

Фиг. 1> вход вычислительного блока

26, где по команде С13 переменная а2 иннертируется.

По командам С15, С16 результат вычисления функции .(а1 + a4) а5(a1 + а2) . с выхода элемента ИЛИ-И Зб через элемент И-ИЛИ 38 поступит на выход вычислительного блока и по информационной шине на вход блока 41 оперативной памяти.

По команде С2-1 результат вычисления функции (a1 + а4)а5(а1 + а2) запишется в ячейку памяти блока оперативной памяти, причем в ту, н которую ранее была записана переменная а4, так как для дальнейших вычислений она больше не нужна.

Иа третьем такте на выходе программного блока 43, на командных шинах

С3-1, С9, С10, С1-1, С1-2, С7, С8, С5, С11, С15, С4-1 появятся единичные команды, обеспечивающие подачу результата вычисления функции (a1 +

+ a4)a5(а1 + а2) из блока оперативной памяти через элементы И 21 и

ИПИ 25 (на нижний по фиг. 1) вход вычислительного блока; входного сигнала а3 из входного блока 1 через элементы И 14 и ИЛИ 16 на (средний по схеме фиг. 1) вход вычислительного блока; сигнала а5 из триггера памяти 8 чеоез элементы И 5и ИЛИ 7 на (нерхний по схеме фиг. 1) вход вычислительного блока 26, где по команде С11 инвертируется.

Полученный по команде С15 на выходе вычислительного блока 26 результат вычисления функции (a1 +a4)a5(a1 +

+ а2) + аЗа5 по команде С4-1 и синхроимпульсу запишется н элемент 50 памяти ныходного блока 40 и далее через усилитель (не показан) поступит на электроприводной механизм (не по-. казан).

Как видно из приведенного примера, введение в блок коммутации 2 дополнительно третьей и четвертой ячеек памяти 17, 23 с соответствующими связями, а в вычислительный блок 26 элемента Исключающее ЫПИ 28, четырех элементов И-ИЛИ 32, 33. 34. 38, трех элементов ИЛИ-И 35, 36, 37 и соответствующих связей позволяет вычислить пред1652964 ложенную функцию за три такта, так как появляется возможность одновременно на одном такте подавать значения трех переменных на входы вычислительного блока, например первую переменную из 5 входного блока, вторую переменную из блока оперативной памяти, а третью из одного из TpHrreDoB памяти блока коммутации (в устройстве-прототипе

1 на вычисление этой же функции требовалось бы семь тактов).

Уменьшение числа тактов позволяет повысить быстродействие устройства.

Введение в вычислительный блок 26 элемента Исключающее ИЛИ 28, элементов И-ИЛИ .32, 33, 34, 30 и элементов

ИЛИ-И 35, 36, 37 позволяет на одном такте работы устройства вычислять любые булевые функции, состоящие из трех переменных, что позволяет со- 20 кратить число тактов, т.е. повысить быстродействие, а также упростить устройство за счет сокращения командных шин в блоке программ 43.

Технико-экономический эффект устройства по сравнению с прототипом заключается в том, что повышение быстродействия устройства позволяет сократить время между моментом изменения состояния входних датчиков и реакцией на эти изменения электроприводных механизмов в технологических линиях, что, в свою очередь, позволяет с большей точностью выдерживать заданные технологические режимы, например, в поточно-транспортных cu\ . с темах.

Формула изобретения

Устройство для дистанционного программного управления сигнализацией и электроприводньми механизмами, содержащее блоки согласования и выбора механизма, блок оперативной памяти, блок программ. генератоР импульсов, блок коммутации, состоящий из трех деши@раторов, трех элементов ИЛИ, двух ячеек памяти и девяти элементов

И, причем первые входы первого, второго третьего элементов И соединены с соответствуюшими выходами перного дешийратора, выходы первого, второго, третьего элементов И подключены ко входам первого элемента

ИЛИ, первые входы четвертого, пято55

ro и шестого элементов И соединены с соответствующими выходами второго дешифратора, выходы четвертого, пятого и шестого элементов И подключены к входам второго элемента ИЛИ, первые входы седьмого, восьмого и девятого элементов И соединены с соответствующими выходами третьего дешифратора, выходы седьмого. восьмого и девятого элементов И подключены к входам третьего элемента ИЛИ, вторые входы первого и восьмого элементов И соединены соответственно с прямыми выходами первой zz второй ячеек памяти, вторые входы второго и девятого элементов И подключены к выходу блока оперативной памяти, второй вход седьмого элемента И соединен с выходом блока согласования, вычислительный блок, состоящий из двух элементов Исключающее ИЛИ, элемента И, элемента ИЛИ и дешифратора, первые входы элементов И и ИЛИ соединены с выходом первого элемента Исключающее

ИЛИ, вторые входы элементов И и ИЛИ подключены к выходу второго элемента Исключающее ИЛИ, причем первые входы первого и второго элементов

Исключающее ИЛИ соединены с выходами первого и третьего элементов ИЛИ блока коммутации соответственно, выход вычислительного блока подключен к информационным входам блока оперативной памяти, блока выбора механизма и первой ячейки памяти, вход блока программ соединен с тактовым выходом генератора импульсов, первая группа входов блока согласования является входами устройства, вторая группа входов блока согласования подключена к выходам опроса датчиков блока программ, входы записи и считывания блока оперативной памяти соединены с группой входов записи и группой выходов считывания блока программ, выход записи блока программ подключен ко входу записи блока выбора механизма, выходы которого являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в блок коммутации введены третья и четвертая ячейки памяти и четыре элемента И, причем входы разрешения записи с первой по четвертую ячеек памяти подключены к выходам с десятого по тринадцатый элементов И соответственно, информационные входы второй, третьей и четвертой ячеек памяти соединены с выходами вычислительного блока, блока согласования и блока оперативной памяти соответс:— венно, первые входи с десятого по три165296! надцатый элементов И соединены и подключены к синхровходам блока оперативной памяти, блока выбора механизма и к синхровыходу генератора импульсов; вторые входы с десятого по тринадцатый элементов И и входы первого, второго и третьего дешийраторов соединены с первой группой командных выходов блока программ, в вычислительный блок введе- О ны третий элемент Исключающее ИЛИ, четыре элемента И-ИЛИ, три элемента

ИЛИ-И, причем первый вход третьего элемента Исключающее ИЛИ подключен к выходу второго элемента ИЛИ блока коммутации, первые входы первого, второго и третьего элементов И-ИЛИ и элементов ИЛИ-И соединены с выходом первого элемента Исключающее ИЛИ, их вторые входы подключены к ныхо,y .второго элемента Исключающее II. 1И, а их третьи входы соединс.ны с третьими входами элементов HJIII и И и подключены к выходу третьего элемента Исключающее ИЛИ, первая группа входов четвертого элемента И-ИЛИ соединена с выходами элементов IVIIII И, первого, втoрого, третьего элементов И-ИЛИ и элементов ИЛИ-И, вторая группа входов четвертого элемента И-ИЛИ соединена с выходами дешифратора, выход четвертого элемента И-ИЛИ является выходом вычислительного блока, вторые входы элементов Исключающее ИЛИ и входы дешифратора подключечы ко второй группе командных выходов блока программ.

1652964

16529б4

CzCiCgс>.

Сз

Сз

1652964

Выход 1

Редактор Т. Орловская

Заказ 2188 Тираж 487 Подписное

ВНИИПИ Государстве. ного комитета по изобретениям и открытиям при ГК1П СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно — издательский комбинат "Патент", r. Ужгород, ул, Гагарина, 10!

Bb/хоо

ЗЛВИСИI7И И

ab/Nîã г (сиюроикпульсы) ро дС8/) Составитель А. Исправникова

Техред Л,Олийнык Корректор Н. Ренская