Устройство анализа сигналов с амплитудно-фазовой модуляцией

 

Изобретение относится к электросвязи и может использоваться в системах передачи данных. Цель изобретения - повышение скорости анализа. Для достижения цели в устройство введен блок 7 формирования сигнала ошибки , а корректор 1 выполнен в виде соответствующим образом соединенных блока 8 задержки, блока 9 сумматоров, первого и второго сумматоров 10 и 11 и блока 12 управляемых коэффициентов . Управление моментом считывания информации осуществляется с помощью сигналов, снятых непосредственно с корректора 1 и пропорционально производной от критерия по такту, т„е. дополнительной задержки при определении управляющего сигнала не вносится. 1 з0л. ф-лы, 1 ил.

COOS СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (рц Н 04 1 7/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ll0 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4668085/09 (22) 29.03.89 (46) 30.05.91. Бюл. Р 20 (71) Институт проблем управления (72) С.Б.Клейбанов и Н.Л.Логунова (53) 621.396.621 (088.8) (56) Авторское свидетельство СССР

В 720769, кл. Н 04 L 7/10, 1978. (54) УСТРОЙСТВО АНАЛИЗА СИГНАЛОВ С

АМПЛИТУДНО-ФАЗОВОЙ МОДУЛЯЦИЕЙ (57) Изобретение относится к электросвязи и может использоваться в системах передачи данных. Цель изобретения — повышение скорости анализа.

Изобретение относится к электросвязи и может использоваться в системах передачи данных.

Цель изобретения — повышение скорости анализа.

На чертеже представлена структурная электрическая схема устройства анализа сигналов с амплитудно-фаэовой модуляцией.

Устройство анализа сигналов с амплитудно-фазовой модуляцией содержит корректор 1, аналого-цифровой преобразователь 2, перемножитель 3, управляемый генератор 4, демодулятор 5 и фильтр 6 нижних частот, а также блок 7 формирования сигнала ошибки, Корректор 1, входящий в состав устройства, содержит блок 8 задержки, блок 9 сумматоров, первый и второй сумматоры 10 и 11 и блок 12 управляемых коэффициентов, „„SU„„1653171 А 1

Для достижения цели в устройство введен блок 7 формирования сигнала ошибки, а корректор 1 выполнен в виде соответствующим образом соединенных блока 8 задержки, блока 9 сумматоров, первого и второго сумматоров 10 и 11 и блока 12 управляемых коэффициентов. Управление моментом считывания информации осуществляется с помощью сигналов, снятых непосредственно с корректора 1 и пропорционально производной от критерия по такту, т.е. дополнительной задержки при определении управляющего сигнала не вносится.

1 з.п. ф-лы, 1 ил.

Устройство анализа сигналов с амплитудно-фазовой модуляцией работает следующим образом.

Входной сигнал из канала связи поступает -на демодулятор 5, затем на ф", фильтр 6 нижних частот (ФНЧ) и да- (,Д лее на аналого-цифровой преобразова- фф тель 2 (АЦП), где он. считывается в дискретные моменты времени через Т/2, 1 вива

Здесь Т =, 2f — частота следо2fс с вания информационных символов) или основная тактовая частота), а Ес полоса пропускания ФНЧ 6. С АЦП 2 ) дискретный сигнал поступает на корректор 1, а с его первого выхода - в

4ь блок 7 формирования сигнала ошибки н далее на выход устройства. Сигнал с первого выхода блока 7 формирования сигнала ошибки поступает на второй (управляющий) вход корректора 1 и на

i 6531 71

55 второй вход перемножителя 3. Сигнал управления моментом считывания информации с выхода перемвожителя 3 посту- пает на управляемый генератор 4 и затем на тактовый вход АЦП 2, С выходов блока 8 задержки, блока

9 сумматоров, блока 12 управляемых коэффициентов, первого и второго сумматоров 10 и 11 .перемноя(ителя 3 и г формирователя 7 сигнала ошибки сигналы поступают через:. промежуток времени Т, т.е. через основной тактовый интервал.

Управляющий сигнал для определения момента считывания формируется на основе средне-квадратичного критерия качества принятого сигнала в приемнике.

Q = M(Z y — Х ), (1) где М - символ математического ожидания

/ — сигнал на входе блока ? в момент времени

Х вЂ” оценка переданного сигнала в момент времени Производная от критерия (1) по такту л запишется в виде: дф = 4 л

d0 dZ (2) где Lg = Š— Х вЂ” ошибка.

Сигнал Zg полученный на выходе корректора 1, равен.

Й->

Z< =, K С„ „(3) где С вЂ” управляемые коэффициенты корректора, чьи значения хранятся в блоке 12 управляемых коэффициентов;

Y — значение сигналов на основ+-к ных выходах блока 8 задержки, т.е. на входе первого и выходах всех четных отводов блока 8 задержки; к — номер основного выхода. к = О, 1,. ° . --1;

2n — количество отводов в блоке

8 задержки.

Сигналы на выходах двух соседних отводов в блоке 8 задержки сдвинуты на Т/2. Значение производной

dZQ приближенно вычисляется как величина, пропорциональная разности значений Е, взятых со сдвигом во времени относительно текущего момента времени на + Т/2 л Ф (Е„ т — 4 т ). (4)

dZ< 1

10 l5

d0 2 с dZ<

Тогда — — — Е

de. Т С аль (5) а момент считывания определяется как:

Р-1

/\ Ч 2 Л л = ь + /Г ХС х

М «1

x (Yg — т/г — к — Y + т/г — к ), где — коэффициент настройки. (5)

Сигналы Y g — Т/2 — К снимаются через тактовый интервал с дополнительных выходов блока 8 задержки, т.е. с выходов всех нечетных, отводов, кроме первого, и поступают на неинвертирующие входы блока 9 сумматоров. Сигналы Y + Т/2 — К снимают» ся также через тактовый интервал Т со схода всех четных отводов, кроме последнего, и поступают на инвертирующие входы сумматоров 9. Поэтому на все инвертирующие входы блока 9 сумматоров, кроме первого, поступают те же сигналы, что и на неинвертирующие входы предыдущих сумматоров.

Группа сигналов (Yg — Т/2 — К— — Y q + Т/2 — К), (К = 1,2...n-1) с выходов блока 9 сумматоров поступает через тактовые интервалы Т на первые входы блока 12 управляемых коэффициентов. Со вторых выходов блока 12 управляемых коэффициентов снимаются сигналы (С„ (Y(. — Т/2 — К вЂ” Т

+ Т/2 — K)) также через тактовые интервалы Т. Эти сигналы поступают на второй сумматор 11> на выхопд, которого образуется сигнал . .С„х к r х (7,.— т/2 — к — у++ т/2 - к 1.

Этот сигнал в перемножителе 3 умножается на сигнал ошибки .с выхода блока 7 формирования сигнала ошибки.

Таким образом, на выходе перемножитеП-1 ля 3 образуется сигнал g< ", С„х

К«1 х (Yy - Т/2 — К вЂ” Yp + Т/2 — К), Управляемый генератор 4, используя управляющий сигнал, регулирует мо- . мент считывания с петм воздействия

Л на управляющий вход АЦП 3.

Управление моментом считывания 6 осуществляется на основании сигналов, снятых непосредственно с корректора

1 и пропорционально производной от критерия по такту, т.е. никакой дополнительной задержки в определение управляющего сигнала не вносится.Поэтому время настройки момента считывания сокрашается, что улучшает качество приема информации, т.е. повы5 1653171 6 шает помехоустойчивости заявляемой второй выход которого соединен с пер- системы. вым входом перемножителя, второй вход которого подключен к первому выходу ф о р м у л а и з о б р е т е н и я блока формирования сигнала ошибки, 5 второй выход которого является выхо1. Устройство анализа сигналов с дом устройства.

Составитель В.Зенкин

Редактор И.Сегляник Техреду Л.Олийнык

Корректор С.Шекмар

Заказ 1781 Тираж 396 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, .Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина,101 амплитудно-фазовой модуляцией, содержащее корректор, аналого«цифровой преобразователь, последовательно соединенные перемножитель и управляемый

reBepaTop и последовательно соединенные демодулятор и фильтр нижних частот, выход которого подключен к первому входу аналого-цифрового преобразователя, второй вход и выход которого соединены соответственно с выходом управляемого генератора и с первым входом корректора, причем вход демодулятора является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения скорости анализа, . введен блок формирования сигнала ошибки, первые вход и выход которого подключены соответственно к первому выходу и второму входу корректора, 1

2. Устройство по п. I, о т л и ч а10..ю щ е е с я тем, что корректор содержит блок задержки, блок сумматоров, первый и второй сумматоры и блок управляемых коэффициентов, первые и вторые входы и первые и вторые выходы которого соединены соответственно с выходами блока сумматоров, соответствующими выходами блока задержки, и входами первого и второго сумматоров, выходы которых являются соответ20 ственно первым и вторым выходами кор ректора, первым и вторым входами которого являются вход блока задержки и третий вход блока управляемых коэффициентов, при этом входы блока сум25 маторов подключены к соответствующим выходам блока задержки.