Устройство для воспроизведения функций @ и @

 

Изобретение относится к вычислительной технике и может быть испогьзосано в специализированных цифровых вычислительных машинах и вычислительных устройствах . Цель изобретения - увеличение быстродействия и точности вычисления Функций , у-е х Устройство содержит блок памяти констант, четыре регистра промежуточного результата, четыре блока нормирования , четыре сумматора, два регистра, два блока вычисления коэффициента , четыре умножителя, три вычитателя, блок синхронизации два элемента ИЛИ. Блок синхронизации содержит дешифратор , триггер, тактовый генератор, элемент И сдвиговый регистр, счетчик. Блоки вычисления коэффициента содержат два сдвиговых регистра, элемент И, тактовый генератор триггер Блоки нормирования содержат два сдвиговых регистра, триггер, тактовый генератор, элемент И Регистры промежуточного результата содержат шинный коммутатор регистр Работа устройства начинается по сигналу Пуск. Количество циклов вычислений определяется кодом, устанавливаемым на соответствующем входе После окончания вычислений на выходах формируются значения ех и е х соответственно 5 ил Ё

СОЮЗ СОВЕ ГСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (Я)5 G 06 Е 1/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

;iA j,,.14тЧ,i- -т":;ив .1Чса к, „, > „=>Я ЯТЕг

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (2 1) 4662296/24 (22) 04.01.89 (46) 23.06.91. Бюл. ¹ 23 (71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) В.Ф. Арсени, M.Å. Бородянский, Р,М.

Бондаревский и Л.Л. Михайлов (53) 681.325(088.8) (56) Камаев А.В. Многопроцессорные системы с программируемой архитектурой.-М.:

Радио и связь, 1985, с. 256.

Авторское свидетельство СССР

¹ 674032, кл. G 06 F 15/34, 1977. (54) УСТРОЙСТВО ДЛЯ ВОСГ1РОИЗВЕДЕНИЯ ФУНКЦИЙ y=e" и y=e" (57) Изобретение относится к вычислительной технике и может быть использовано в специализированных цифровых вычислительных машинах и вычислительных устройствах. Цель изобретения — увеличение быстродействия и точности вы1исления функций у=е, у=-e ", Устройство содержит

Изобретение относится к вычислительной технике и может быть использовано в специализированных цифровых вычислительных машинах и вычислительных устройствах.

Цель изобретения — увеличение быстродействия и точности вычисления функций у=е и у=е ", На фиг. 1 представлена структурная схема устройства; на фиг. 2 — структурная схема блока синхронизации; на фиг. 3 — вариант реализации блока вычисления коэффициента; на фиг. 4 — вариант реализации блока нормирования; на фиг, 5 — вариант реализации регистра промежуточного результата.,, Я2„1658151 А1 блок памяти констант, четыре регистра промежуточного результата, четыре блока нормирования, четыре сумматора, два регистра, два блока вычисления коэффициента, четыре умножителя, три вычитателя, блок синхронизации, два элемента ИЛИ.

Блок синхронизации содержит дешифратор, триггер, тактовый генератор, элемент

И. сдвиговый регистр, счетчик. Блоки вычисления коэффициента содержат два сдвиговых регистра, элемент И, тактовый генератор, триггер. Блоки нормирования содержат два сдвиговых регистра, триггер, тактовый генератор, элемент И. Регистры промежуточного результата содержат шинный коммутатор, регистр. Работа устройства начинается по сигналу "Пуск".

Количество циклов вычислений определяется кодом, устанавливаемым на соответствующем входе. После окончания вычислений на выходах формируются значения е и е" соответственно, 5 ил.

Устройство содержит вход 1 установки начальных значений, блок 2 памяти, констант, регистры 3-6 промежуточного результата, блоки 7 и 8 нормирования, сумматоры 9 и 10, регистры 11 и 12, первый и второй выходы 13 и 14, блок 15 вычисления коэффициента, блок

16 нормирования, умножители 17 и 18, сумматор 19, блок 20 нормирования, вычитатели 21 и 22, сумматор 23, умножители 24 и 25, блок 26 синхронизации, вход 27 сигнала "Пуск". вход

28 кода числа итераций, выход 29 признака готовности промежуточного результата, выход

30 признака завершения вычислений, вычитатель 31, блок 32 вычисления коэффициента и элементы ИЛИ 33 и 34.

1658151

Блок 26 синхронизации содержит де- уг,p + (-1+ y>,o/фо)уг,->, по шестому такту в шифратор 35, триггер 36, тактовый генера- вычитателе 31 формируется -П/Po+ (2-У O/ тор 37, элемент И 38, сдвиговый регистр 39 l )у o+ (-1+ y>,o p )yz,-1 по седьмому такту и счетчик 40. Блоки 15 и 32 вычисления ко- информации иэ регистров 3 и 5 переписыэффициента содержат сдвиговый регистр 5 вается соответственно в регистры 4 и 6, а в

41, элемент И 42, тактовый генератор 43, регистры 11 и 12 она записывается с выхотриггер 44 и сдвиговый регистр 45, Блоки 7, дов сумматоров 9 и 10, по восьмому такту

8, 16 и 20 нормирования содержат сдвиго- информация из регистров 11 и 12 перепивый регистр 46, триггер 47, тактовый гене- сывается в регистры 3 и 5 соответственно, ратор 48, элемент И 49 и сдвиговый регистр 10 Таким образом, после первого цикла

50. Регистры 3 — 6 промежуточного результа- преобразований формируются у,- — на перта содержат шинный коммутатор 51 и ре- вом выходе 13, y> i — на выходе регистра 3. гистр 52. у1,0 — на выходе регистра 4. у,- — на втором

Работа устройства основана на следую- выходе 14, у,, — на выходе регистра 5, yz o— щих соотношениях; на выходе регистра 6. Циклы повторяются в

Уг,i, + ° 1 + У2, ., + h, той же последовательности до тех пор, пока с г4 (4 по сигналам с выходов 29 и 30 не будет (") разрешен съем информации с выхода устУ2,i+1 (2 — ) У2,! + (— 1 + ) У2,1 — 1— уц у, h ройства, /Г /Г Pi 20 Формула изобретения где h — шаг вычислений; Устройство для воспроизведения функ1=0, 1, 2...„N-1; ций у=е и у=е ", содержащее первый, втоN — число шагов вычислений: рой, третий и четвертый сумматоры, первый у,-, у,о, уг,- — заданные начальные ус- и второй умножители, первый регистр, перловия, вый и второй элементы ИЛИ, первый, втоУстройство работает следующим обра- рой, третий и четвертый регистры зом. промежуточного результата и блок синхроВ исходном состоянии все блоки уст- низации, о т л и ч а ю щ е е с я тем, что, с ройства устанавливаются в нулевое состоя- целью увеличения быстродействия и точноние, по входу 1 в блок 2 памяти констант 30 сти вычисления, оно содержит первый и втозаносятся константы y>,-i, yi,o, yz,->, yz,p, h,- рой блоки вычисления коэффициента, 1,2. В блок 26 синхронизации по входу 28 первый, второй, третий и четвертый блоки заносится значение кода, определяюще- нормирования, третий и четвертый умножиго количество шагов вычислений б,p= тели, первый, второй и третий вычитатели, Ь вЂ” а и и ешении систем мм (1) По сиг- 35 втоРой Ре истр, пРичем выход сигнала "НУлевой такт" блока синхронизации соединен налу на входе 27 происходит запуск блошка с первыми входами первого и второго але26 синхронизации, По нулевому такту B pe- ментов ИЛИ и с первыми входами управлегистры 3-6 заносятся соответственно зна- ния коммутацией первого, второго, третьего чения у,o, у1,-1. Уг,o, у2,-1, а на входах блоков 40 и четвертого регистров промежуточного ре7 и 8, вычитателей 21 и 22, сумматоров 19 и эультата, выход сигнала "Первый такт" бло23 на весь период вычислений устанавлива- ка синхронизации соединен с ются константы h, -1,2, Согласно формуле (1) управляющими входами первого и второго по первому такту в блоке 32 вычисления блоков вычисления коэффициента и с втокоэффициента а и блоке 15 вычисления ко- 45 рыми входами управления коммутацией эффициента Р вычисляются значения коэф- первого, второго. третьего и четвертого рефициентов а иф по второму такту в блоках гистров промежуточного результата, выход

7 и 8 нормирования формируются величины сигнала "Второй такт" блока синхронизации

h/a и h/)3, а по третьему такту в вычитателях соединен с управляющими входами перво21 и 22 формируются значения (2-у,o/%) и 50 го, второго, третьего и четвертого блоков (2-У1,O g), в сумматорах 19 и 23 формируют- нормирования, выход сигнала "Третий такт" ся значения (- 1+ yz,p/%>) и (- 1+ y>,o Pp), по блока синхронизации соединен с управляючетвертому такту на умножителях 17 и 24, щими входами первого и второго вычитатевычисляются значения (2-yz,o/à ) и (-1+ лей, первого и второго сумматоров, выход

+ 2 yz,о po)yz,o, а на умножителях 18 и 25 55 сигнала "Четвертый такт" блока синхронивычисляются значения (-1+ yzo/ао)у,- и зации соединен с управляющими входами (-1+у1,о/®у,.1, по пятому такту в суммато- первого, второго, третьего и четвертого умрах 9 и 10 формируются выражения и/а+ ножителей, выход сигнала "Пятый такт" бло+ (2-у?p/oo)y1,î+ (-1+ у2,0/cd)y1 1 и (2-y1p/P )x K9 синхронизации соединен с

1658151 управляющими входами третьего и четвертого сумматоров, выход сигнала "Шестой такт" блока синхронизации соединен с управляющим входом третьего вычитателя, выход которого соединен с информационным входом второго регистра, управляющий вход которого соединен с управляющим входом первого регистра, с входами управления записью второго и четвертого регистров промежуточного результата и с выходом первого элемента ИЛИ, второй вход которого соединен с выходом сигнала "Седьмой такт" блока синхронизации, выход сигнала "Восьмой такт" блока синхронизации соединен с вторым входом второго элемента ИЛИ, выход которого соединен с входами управления записью первого и третьего регистров промежуточного результата, выход первого регистра соединен с первым информационным выходом устройства и с первым информационным входом первого регистра промежуточного результата, выход которого соединен с первыми информационными входами первого умножителя и четвертого блока нормирования, с информационным входом второго блока вычисления коэффициента и с первым информационнык1 входом в орого р".гистра промежуточного результата выход которого соединен с первым информационным входом второго умножителя, вы од которого соединен с первым инф рмацио:— ным входом третьего сумматора. выход l

25 0

50 торого соединен с выходом второго блока вычисления коэффициента и с вторым информационным входом четвертого блока нормирования, выход которого соединен с первым информационным входом второго сумматора и с входом вычитаемого второго вычитателя, выход которого соединен с вторым информационным входом третьего умножителя, выход которого соединен с вторым информационным входом четвертого сумматора, второй информационный вход четвертого умножителя соединен с выходом второго сумматора, второй информационный вход которого соединен с входом константы "Минус один" устройства и с первым информационным входом первого сумматора, выход которого соединен с вторым информационным входом второго умножителя, второй информационный вход первого сумматора соединен с входом вычитаемого первого вычитателя и с выходом второго блока нормирования. второй информационный вход которого соединен с выходом первого блока вычисления коэффициента и с первым входом первого блока нормирования, выход которого соединен с вторым информационным входом третьего сумматора, третий информационный вход которого соединен с выходом первого умножителя, второй информационный вход которого

< оединен с Bhlходом первого вычитателя, гход уменьшаемого которого соединен с

t входом уменьшаемого второго вычитателя и с входом константы два устройства, второй инфоомационный вход первого блока нормирования соединен с входом задания шага вычислений устройства и с вторым информационным входом третьего блока нормирования, вторые информационные входы первого, второго, третьего и четвертого регистров промежуточного результата соединены с первым, вторым, третьим и четвертым входами начальных значений устройства соответственно, вход сигнала

"Пуск" блока синхронизации является входом запуска устройства, вход задания числа циклов блока синхронизации является входом кода числа итераций устройства, первый и второй управляющие выходы блока синхронизации являются выходами признака готовности промежуточного результата и признака завершения вычислений устройства.

1б5В151

1658151

Фиг.2

1658151 би т.В,И,го юг. Ф

ИЗФ5б (Риг. 5

Составитель М,Кауль

Техред M.Ìîðãåíòàë

Редактор Н.Яцола

Корректор М.Шароши

Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101

Заказ 1713 Тираж 391 Подписное

8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5