Измерительный прибор

 

Изобретение относится к электрическим измерениям высокоточных в широком частотном диапазоне переменных сигналов произвольной формы. Цель изобретения - повышение точности измерений - достигается за счет устранения частотной составляющей погрешности при изменении спектра входного сигнала, в результате чего измерение входного сигнала производится в узком фиксированном частотном диапазоне. Преобразование спектра осуществляется по алгоритму, изложенному в описании. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я>я G 01 и 19/00, 19/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Г ! (ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВ ОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4703094/2 l (22) 09.06.89 (46) 07,07.91. Бюл. N 25 (71) Институт электродинамики АН УССР (72) B.M.Áîíäàðåíêî, Н.В.Сиренко, А,В,Маранов и Ю,Т.Чигирин (53) 621."., "7,72(088.8) (56) Эле. грические измерители. — M.: Высшая школа, 1972, с. 123.

Автооское свидетельство СССР М

1363081, кл. G 01. R 19/02, 1985

Изобоетение относится к электрическим измерениям и может быть использовано при построении высокоточных измерительных приборов.

Цель изобретения — повышение точности измерений среднеквадратического значения напряжения.

На фиг,1 приведена блок-схема измерительного прибора; на фиг.2 — блок-схема группы элементов 2 — 2И вЂ” 2ИЛИ; на фиг. 3— блок-схема формирователя адреса считывания, на фиг.4 — временные диаграммы, поясняющие работу прибора.

Измерительный прибор {фиг.1) состоит из входного блока 1, элемента 2 фиксации перехода через ноль, генератора 3 импульсов, двигателя 4, счетчика 5, дешифратора 6, регистра 7, формирователя 8 интервала записи, счетного триггера 9, счетчика 10 адреса, аналого-цифрового преобразователя 11, группы элементов И 12 и 13, элементов И 14 и 15, запоминающих элементов 16 и 17, группы элементов 2 — 2И-2ИЛИ 18, оегистра

19, цифроаналогового преобразователя 20, преобразователя 21 среднеквадратических

„„ Ь„1661653 Al (54) ИЗМЕРИТЕЛЬНЫЙ ПРИБОР (57) Изобретение относится к электрическим измерениям высокоточнГых в широком частотном диапазоне переменных сигналов произвольной формы, Цель изобретения— повышение точности измерений — достигается за счет устранения частотной составляющей погрешности при изменении спектра входного сигнала, в результате чего измерение входного сигнала производится в узком фиксированном частотном диапазоне. Преобразование спектра осуществляется по алгоритму, изложенному в описании. 4 ил. значений, регистрирующего блока 22, групп элементов 2 — 2И вЂ” 2ИЛИ 23 и 24, формирователя 25 считывания, формирователя 26 адреса считывания, блока 27 управления и усилителя 28, Входная клемма прибора соединена с входом входного блока 1. Выход последнего соединен с входом элемента 2 фиксации перехода через ноль 2 и измерительным входом аналого-цифрового и реобразователя 11. Выход элемента 2 фиксации перехода через ноль соединен с первым входом блока

27 управления.

Выход генератора 3 импульсов соединен с входом делителя 4.

Первый выход делителя 4 соединен со счетным входом счетчика 5. Второй выход делителя 4 соединен с первым входом формирователя 25 считывания и первым входом формирователя 26 адреса считывания. Третий выход делителя 4 соединен с тактовым входом аналого-цифрового и реобразователя 11. Четвертый выход (параллельный код) делителя 4 соединен с первым входом формирователя 8 интервала записи. Нулевой

1661653

30

40

50 вход счетчика 5 соединен с первым выходом блока 27 управления, второй выход котороГо соединен с входом p33peLIJBHYA счетчи ка 5, Выход последнего (пара плел ьн ы и код) соединен с первым входом дешифратора 6, второй вход которого соединен с третьим выходом блока 27 управления, Выход дешифратора 6 (параллельный код) соединен

С входом регистра 7, выход которого (паралЛельный код) соединен с вторым входом формирователя 8 интервала записи., третий ход которого соединен с четвертым выхоом блока 27 управления, Выход формирователя 8 интервала записи соединен с вторым входом блока 27 управления, Счетный вход счетного триггера 9 соединен с пятым выходом блока 27 управления, Первый выход счетного триггера 9

"„oåäèíåí с первым входом группы элементов И 12 и первым входом элемента И 15, Второй выход счетHQI о триггера 9 соединен д первыми входами группы элементов И 13, первым входом элемента И 14 и вгорым входом формирователя 25 считывания.

Чулевой вход счетчика 10 адреса соединен с шестым выходом блока 27 управления. Счетный вход счетчика 10 адреса соединен с седьмым выходом блока 27 управления, запускающим входом аналогоцифрового преобразователя 11. Выход последнего (параллельный код) соединен с вторыми входами групп элементов И 12 и l3. Выход руппы элементов И 12 (паоаллельный код) соединен с информационным входом запоминающего элемента 16. Выход группы элементов K 13 (параллельный код)

Соединен с информационным входом запоминающего элемента 17. Вторые входы элементов И 14 и 15 ".îåäèíåíû с восьмым выходом блока 27 управления, Выход элемента И 14 соединен с входом записи запомиНающего элемента 17, Выход элемента И

15 соединен с входом записи запоминающего элемента 16.

Адресный вход запоминающего элемента 16(параллельный код) соединен с выходом группы элементов 2 — 2И--2ИЛИ 24.

Адресный вход запоминающего элемента

17 (параллельный код) соединен с выходом группы элементов 2 — 2И вЂ” 2ИЛИ 23. Входсчитывания запоминающего элемента 16 соединен с первым выходом формирователя 25

=читывания. Вход считывания запоминающего элемента 17 соедйнен с выходом формирователя 25 считывания. Выход запоминающего элемента 16 (параллельный код) соединен с первым входом группы элементов 2 — 2И вЂ” 2ИЛИ 18, второй вход которого (параллельный код) соединен с выходом запоминающего элемента 17.

Третий вход группы элементов 2 — 2И2ИЛИ 18 соединен с третьим выходом формирователя 25 считывания, четвертый выход которого соединен с четвертым входом группы элементов 2 — 2И-2ИЛИ 18. Выход группы элементов 2 — 2И вЂ” 2ИЛИ 18 (параллельный код) соединен с информационным входом регистра 19, вход записи которого соединен с пятым выходом формирователя 25 считывания

Выход регистра 19 (параллельный код) соединен с информационным входом цифроаналогового преобразователя 20, выход которого через преобразователь 21 среднеквадратических значений и усилитель 28 соединен с регистрирующим блоком 22.

Первый вход группы элементов 2 — 2И2ИЛИ 23 соединен с шестым выходом формирователя 25 считывания, седьмой выход которого соединен с вторым входом группы элементов 2 — 2И-2ИЛИ 23. Третий вход группы элементов 2-2И вЂ” 2ИЛИ (параллельный код) соединен с третьим входом группы элементов 2 — 2И вЂ” 2ИЛИ 24, адресным входом формирователя 26 адреса считывания и кодовым выходом счетчика 10 адреса. 4етвертый вход группы. элементов 2 — 2И вЂ” 2ИЛИ

23 (параллельный код) соединен с четвертым входом группы элементов 2 — 2И вЂ” 2ИЛИ

24 и выходом формирователя 26 адреса считывания. Первый вход группы элементов 2—

2И вЂ” 2ИЛИ 24 соединен с восьмым выходом формирователя 25 считывания, девятый выход которого соединен с вторым входом группы элементов 2 — 2И вЂ” 2ИЛИ 24, Девятый выход блока 27 управления соединен с входом записи формирователя 26 адреса считывания, десятый выход блока 27 управления соединен с вторым входом регистра 7, Группа элементов 2 — 2И вЂ” 2ИЛИ 18 состоит из однотипных элементов 2 — 2И-2ИЛИ, 18,1-18,4 и 18,5, 18.6 по одной на каждый

Оазряд.

Группы элементов 2 — 2И вЂ” 2ИЛИ 23 и 24 состоят из однотипных схем 2 — 2И вЂ” 2ИЛИ по одной на каждый разряд. Блок-схема группы схем 2 — 2И вЂ” 2ИЛИ аналогична приведенной на фиг.2, Формирователь 25 считывания формирует управляющие сигналы, необходимые для считывания информации поочередно с двух запоминающих устройств. Поочереднов считывание информации с двух запоминающих устройств производится на фиксированной частоте с постоянным интервалом между выборками. Переход ня считывание информации с одного запоминающего устройства на другое запоминающее устройство производится после окончания

1661653

1=

50 записи информации в это запоминающее устройство.

Формирователь 26 адреса считывания формирует адрес считывания из двух запоминающих устройств, работающих nooseредно, В одно запоминающее устройство поступает новая информация, а из другого считывается записанная ранее информация, Переход на считывание информации из другого запоминающего устройства производится после записи в него новой информации, Формирователь 26 адреса считывания состоит из регистра 29, группы элементов И

30, по одной на каждый разряд када, элемента 31 задержки, реверсивных счетчиков

32 и 33, счетнага триггера 34, мнсгавходовых элеме -пав i 35:. 36, элемента ИЛИ 37, элемента 2-2И-2ИЛИ 38, элемента 39 задележ::(и.

Формирователь .о адреса с-итывания работ" е; еле у,сщил. образом, Пс ". èãèàfiè, посту-;аю цему с выхода блока 27 правления, формирователь считывания у анавливается в исходное состояние (в н,левое состояние устанавливаются реверсивные счетчики 32, 33 и счетный триггер 34>, а в регистр 29 записывается код адреса. Код адреса - регистра 29 через группу алел;ентов И 30 поступает, а установочные входы реверсивного счетчика 32.

В исходном состоянии счетный триггер

34 выдает разрешающ.i!w потенциал на шину peBepcèÂíÎÃÎ счет - ика 32 и запрещающийй потенциал: —:.а шину реверса реверсивного счетчика 33.

Поэтому реверсивный счетчик 33 работает на сложение, а реверсивный счетчйк 32 — на вычитание пои поступлении счетных импульсов на счетный вход реверсивных счетчиков 32 и 33. Выходной код адреса реверсивного счетчика 33 через группу элементов 2 — 2И вЂ” 2ИЛИ 38 поступает нг выход формирователя 26 адреса считывания. Разрешение на прохождение кода адреса реверсивного счетчика ЗЗ через элемент

2 — 2И вЂ” 2ИЛИ 38 вûäàåòñÿ с единичного выхода счетчика триггера 34.

Когда число в реверсивном счетчике 32 станет равным нулю, срабатывает многовходовый элемент И 35 и выдает сигнал на счетный вход счетного триггера 34. Последний изменяет свое состояние и выдает разрешающий потенциал на шину реверса реверсивногс счетчика 32 и запрещающий на шину реверса реверсивного счетчика 33.

Поэтому реверсивный счетчик 32 работает на сложение, " реверсивный счетчик 33 — на вычитание и т,д. при поступлении счетных импульсов на счетные входы реверсивных счетчиков 32 и 33.

Выходной код адреса реверсивного счетчика 32 через группу элементов 2-2И—

2ИЛИ 38 поступает на выход формирователя 26 адреса считыв" íèÿ. Разрешение на прохождение када адреса реверсивного счетчика 32 через элемент 2 — 2И вЂ” 2ИЛИ 38 вь;дается с нулевого выходя счетного триггера 34.

Блок 27 управления формирует управляют,ий сигнал, синхронизирующий работу всего устройства.

Блок 27 управления формирует управля::сщие сигналы из входного напряжения и поэта:. у частота повторения управля ;ощих сиг:-:ал",в син-.ðoíío изменяется с изменение;.; =- тать: входного сигнала.

Прибор работает следующим образам

Переменный сигнал tJ„после входного блока 1 поступает на элемент 2 фиксации перехода через ноль и измерительный вход аналого-цифраво о преобразователя 11. По выходным сигналам элемента 2 фиксации перехода через ноль блок 27 управления, формирует управляющие сигналы, синхронизиру::ащие работу всего устройства.

С помощью генератора 3 импульсов, делителя 4, счетчика 5, дешифратара 6, регистра 7 и формирователя 8 интервала записи вырабатываются сигналы запуска аналогоцифрсвогc преобразователя 11. Частота запуска à",алого-цифрового преобразователя

11 дс жна быль оптимальной, т.е. число выборок за период входного сигнала определяется зада; —:ной точностью измерения.

Счетчик 5 подсчитывает число импульcQB, которые формируются генератором 3 импульсов и делителем 4 за один период входного сигнала. Для этого счетчик 5 устанавливается в нулевое состояние сигналом, поступающим с выхода блока 27 управления, и подсчитывает счетные импульсы, поступающие на него за один период входного сигнала. Разрешение на прохождение импульсоо на счетчик 5 поступает с выхода блока 27 управления. Показания счетчика 5 анализируются дешифратором 6 и при наличии управляющего сигнала на выходе дешифратор 6 выдает сигнал на регистр 7, который в нем запоминается. Формирователь 8 интервала записи по состоянию регистра 7 и соответствующим этому состоянию сигналам делителя 4 форл ирует сигналы определенной частоты, которые поступают на вход блока 27 управления, По этим сигналам блок 27 управления вырабатывает сигналы, запуска аналого-цифрового преобразователя 11, которые с выхода блока 27 управле1661653 ния поступают на запуск аналого-цифрового преобразователя 11.

Информация, преобразованная аналого-цифровым преобразователем 11, поступает поочередно на запоминающие элементы 16 и 17. Разделение этой информации производится счетным триггером 9, .управление которого осуществляется сигна лом, поступающим на его счетный вход с, выхода блока 27 управления, Управляющий сигнал с нулевого выхода счетного триггера 9 разрешает прохождение кодовой информации с выхода аналого цифрового преобразователя 11 через группу элементов И 12 на информационный вход запоминающего элемента 16, На информационный вход второго запоминающего элемента 17 кодовая информация с выхода аналого-цифрового преобразователя 11 не поступает, поскольку на группу элементов И 13 поступает запрещающий потенциал с второго выхода счетного триггера 9, На адресный вход первого запоминающего элемента 16 в это время поступает код адреса со счетчика 10, который формирует адрес записи, подсчитывая сигналы запуска аналого-цифрового преобразователя 11.

Код адреса записи, сформированный счетчиком 10, через группу элементов 2-2И—

2ИЛИ 24 поступает на адресный вход запоминающего элемента 16. ЗапИсь информации в запоминающий элемент 16 производится по сигналу, поступающему с выхода блока 27 управления, который проходит через элемент И 15 на вход записи запоминающего элемента 16.

В то же время с запоминающего элемента 17 считывается информация, поступившая в него в предыдущем такте. Счетчик

26 адреса считывания из адреса записи; сфбрмированного счетчиком 10 адреса, вырабатывает адрес для непрерывного считывания информации с запоминающего элемента 17, необходимого для восстановления переменного входного сигнала, Адрес считывания., сформированный счетчиком 26 адреса считывания через группу элементов 2 — 2И вЂ” 2ИЛИ 23, поступает на адресный вход запоминающего элемента

17. По сигналу считывания, поступающему с выхода формирователя 25 считывания, информация с запоминающего элемента 17 через группу элементов 2 — 2И-2ИЛИ 18 поступает на информационный вход регистра

19, Запись информации в регистр 19 производится управляющим сигналом, поступающим с выхода формирователя считывания, После восстановления переменного входного сигнала цифро-аналоговым преобразо45 элемента И, первые входы которых объеди50

55 считывания, цифроаналоговый преобразо5

35 вателем 20 производится преобразование этого сигнала, преобразователя 21 среднеквадратических значений и индикация результата измерения регистрирующим блоком 22.

При поступлении второго импульса на счетный вход счетного триггера 9, он изменяет свое состояние. При этом запись информации производится в запоминающий элемент 17, а считывание информации производится с запоминающим элементом 16, В этом случае кодовая информация с выхода аналого-цифрового преобразователя 11 через группу элементов И 13 поступает на информационный вход запоминающего элемента

17, поскольку на второй вход группы элементов И 13 поступает разрешающий потенциал с второго выхода счетного триггера

3. Код адреса, сформированный счетчиком

10 адреса, через группу элементов 2 — 2И—

2ИЛИ 23 поступает на адресный вход запоминающего элемента 17. Запись информации в запоминающий элемент 17 производится по сигналу, поступающему с выхода блока 27 управления через элемент

И 14 на вход записи запоминающего элемента 17.

В это же время с запоминающего элемента 16 считывается информация, поступившая в нега в предыдущий такт. Адрес считывания, сформированный счетчиком 26 адреса считывания, через группу элементов 2 — 2И вЂ” 2ИЛИ

24 поступает на адресный вход запоминающего элемента 16. По сигналу считывания, поступающему с выхода формирователя 25 считывания информации, с запоминающего элемента 16 через группу элементов 2 — 2И2ИЛИ 18 информация поступает на информационный вход регистра 19.

Формула изобретения

Измерительный прибор, содержащий входную клемму, аналого-цифровой преобразователь, счетчик, триггер, два регистра, элемент фиксации перехода через ноль,два нены, отличающийся тем, что, с целью повышения точности измерений. в него введены входной блок, генератор импульсов, делитель, блок управления, дешифратор, формирователь интервала записи, счетный триггер, счетчик адреса. два запоминающих элемента, формирователь адреса считывания, две группы элементов И, три группы элементов 2 — 2И вЂ” 2ИЛИ, формирователь ватель, преобразователь среднеквадратических значений, усилитель и регистрирующий блок, вход входного блока соединен с входной клеммой, а выход — с первым входом аналого-цифрового преоб1

1661653

10 разователя и входом элемента фиксации перехода через ноль, выход которого соединен с первым входом блока управления, второй вход которого соединен с выходом формирователя интервала записи, первый выход блока управления соединен с первым входом первого регистра, выход которого соединен с первым входом формирователя интервала записи, второй вход которого соединен с вторым выходом блока управления, третий выход блока управления соединен с первым входом дешифратора, второй вход которого соединен с выходом счетчика, а выход дешифратора соединен с вторым входом первого регистра, четвертый выход блока управления соединен с первым входом формирователя адреса считывания, второй вход которого соединен с первым выходом делителя и первым входом формирователя считывания, второй выход делителя соединен с первым входом счетчика, третий выход делителя соединен с третьим входом формирователя интервала записи, четвертый выход делителя соединен с вторым входом аналого-цифрового преобразователя, выход которого соединен с соответствующими первыми входами первой и второй групп элементов И, вторые входы которых соединены с первым и.вторым выходами счетного триггера соответственно, к которым подключены также вторые входы первого и второго элементов И, пятый выход блока управления соединен с третьим входом аналого-цифрового преобразователя и первым входом счетчика адреса, второй вход которого соединен с шестым выходом блока управления, а выход счетчика адреса соединен с третьим входом формирователя адреса считывания, первыми входами первой и второй групп элементов

2-2И-2ИЛИ, вторые соответствующие входы которых соединены с выходом формирователя адреса считывания, выходы первой и второй групп элементов 2 — 2И вЂ” 2ИЛИ соот5 ветственно соединены с первыми входами первого и второго запоминающих элементов, к вторым входам которых присоединены соответственно выходы первой и второй групп элементов И, к третьим входам запо10 минающих элементов присоединены соответственно выходы первого и второго элементов И, объединенные входы которых соединены с седьмым выходом блока управления, восьмой выход которого соединен с

15 входом счетного триггера, выходы запоминающих элементов соответственно соединены с первым и вторым входами третьей группы элементов 2 — 2И-2ИЛИ, выход которой соединен с первым входом второго реги20 стра, выход которого через цифроаналоговый преобразователь, преобразователь среднеквадратических значений и усилитель соединен с регистрирующим блоком, второй вход второго регистра соединен с первым выходом

25 формирователя считывания, второй и третий, четвертый и пятый. шестой и седьмой выходы которого соединены соответственно с третьими и четвертыми входами первой, второй и третьей групп элементов 2 — 2И вЂ” 2ИЛИ, 30 восьмой и девятый выходы формирователя считывания соединены соответственно с четвертыми входами первого и второго запоминающих элементов, второй вход формирователя считывания соединен с

35 обьединекными первыми входами первого и второго элементов И, выход генератора импульсов соединен с входом делителя, девятый и десятый выходы блока управления соединены с вторым и третьим входами

40 счетчика.

16Б1 653

1661653

1661653

Составитель В.Степанкин

Техред М.Моргентал Корректор M,Äåì÷èê

Р едактор М.Бланар

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2119 Тираж 423 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб.„4/5