Генератор ортогональных сигналов

Авторы патента:

H03B5/26 - в которых частотозадающие элементы являются частью мостовой схемы в замкнутом кольце, по которому распространяется сигнал; в которых частотозадающие элементы включены через мостовую схему в замкнутое кольцо, например мостовой генератор по схеме Вина, генератор с параллельным T-образным звеном

Изобретение относится к радиотехнике и связи. Цель изобретения - уменьшение нелинейных искажений и повышение стабильности амплитуд ортогональных сигналов. Генератор ортогональных сигналов содержит дифференциальные интегрирующие усилители (ДИУ) 1 и 2, перемножители 3 и 4, сумматор 5, множительно-делительное устройство 8, блок 9 эталонного напряжения и блоки 6 и 7 симметрирования, каждый из которых состоит из усилителя 10, блоков 11 и 12 выборки-хранения, компараторов 13 и 14 и формирователей 15 и 16 импульсов. В данном генераторе ДИУ 1 и 2 замкнуты в кольцо, поэтому корректировка внутрифазовой асимметрии ортогональных сигналов на соответствующих выходах генератора происходит каждую четверть периода, что обеспечивает увеличение быстродействия и точности симметрирования ортогональных сигналов. Цель достигается введением устройства 8 и блока 9. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 В 5/26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТО РС КО МУ С В ИДЕТЕЛ Ь СТВУ. (21) 4608861/09 (22) 23.11.88 (46) 23Ю.91. Бюл.. М 27 (71) Научно-исследовательский, проектноконструкторский и технологический институт силовой полупроводниковой техники (72) В.С.Дубровин (53) 621.373.42(088.8) (56) Авторское свидетельство СССР

М 1504782, кл. Н 03 В 5/26, 02.12.86, (54) ГЕНЕРАТОР ОРТОГОНАЛЬНЫХ СИГНАЛОВ (57) Изобретение относится к радиотехнике и связи. Цель изобретения вЂ” уменьшение нелинейных искажений и повышение стабильности амплитуд ортогональных сигналов. Генератор ортогональных сигналов

„, Ж,, 1665490 А1 содержит дифференциальные интегрирующие усилители (ДИУ) 1 и 2 ° перемножители

3 и 4, сумматор 5, множительно-делительное устройство 8, блок 9 эталонного напряжения и блоки 6 и 7 симметрирования, каждый из которых состоит из усилителя 10, блоков 11 и 12 выборки-хранения, компараторов 13 и 14 и формирователей 15 и 16 импульсов. В данном генераторе ДИУ 1 и 2 замкнуты в кольцо, поэтому корректировка внутрифазовой асимметрии ортогональных сигналов на соответствующих выходах генератора происходит каждую четверть периода, что обеспечивает увеличение быстродействия и точности симметрирования ортогональных сигналов. Цель достигается введением устройства 8 и блока 9, 1 ил.

1665490

Изобретение относится к радиотехнике и связи и может быть использовано при построении управляемых генераторов.

Целью изобретения является уменьшение неличейных искажений и повышение стабильности амплитуд ортогональных сигналов.

На чертеже представлена структурная электрическая схема генератора ортогональных сигналов.

Генератор ортогональных сигналов содержит первый 1 и второй 2 дифференциальные интегрирующие усилители, первый

3 и второй 4 перемножители, сумматор 5, первый 6 и второй 7 блоки симметрирования, множительно-делительное устройство

8 и блок 9 эталонного напряжения. Первый и второй блоки симметрирования содержат усилитель 10, первый 11 и второй 12 блоки выборки-хранения, первый 13 и второй 14 компараторы, первый 15 и второй 16 формирователи импульсов.

Генератор ортогональных сигналов работает следующим образом.

Первый 1 и второй 2 дифференциальные интегрирующие усилители, охваченные общей отрицатальной обратной связью через сумматор 5, образуют линейное колебательное звено, перестраиваемое по частоте с помощью первого 3 и второго 4 перемножителей.

Для обеспечения требуемой стабильности параметров колебательного звена используется отрицательная обратная связь путем подачи сигнала с выхода второго перемножителя 4 на дополнительный инверсный вход первого дифференциального интегрирующего усилителя 1.

На вход первого сомножителя от блока

9 поступает постоянное напряжение, значение которого Far определяет амплитудные значения Um1 и Urn сигналов на выходах генератора ортогональных сигналов. Напряжение U<{t) = L41 s!n Nt поступает на вход второго сомножителя множительно-делительного устройства 8, на вход делителя которого с выхода первого блока 11 выборки-хранения первого блока 6 симметрирования. поступает сигнал положительной полярности, величина которого Ерл равна амплитудному значению 4, т.е.

Eon=- ия1 °

Таким образом, при козффициен"е передачи множительно-делительного устройства 8, равным 1, на erо выходе имеется сигнал

Ьв 0щ упса

Ue(t) =-вЂ” Езщ 8lfl Йм

Urn) величина которого не зависит от амплитуды входного сигнала и определяется только значением Е т, Отсутствие высших гармоник в сигнале

5 положительной обратной связи значительно уменьшает коэффициент нелинейных искажений ортогональных сигналов и позволяет увеличить глубину отрицательной обратной связи с выхода второго пере10 меножителя 4 на дополнительный инверсный вход первого дифференциального интегрирующего усилителя 1, которая вносит затухание и снижает за счет этого влияние неидеальности применяемых пер15 ваго 1 и второго 2 дифференциальных интегрирующих усилителей, Для симметрирования ортогонэльных сигналов используются первый 6 и второй 7 блоки симметрирования, которые работают

20 следующим образом. На выходах первого и второго компараторов вырабатываются прямоугольные сигналы при переходе синусоиды через нуль. Первый 15 и второй 16 формирователи вырабатывают кроткие им25 пульсы по переднему фронту, На выходе первого блока 11 выборкихранения будет напряжение положительной полярности, равное амплитудному значению сигнала на его сигнальном входе, 30 а на выходе второго блока 12 выборки-хранения будет напряжение отрицательной полярности, равное амплитудному значению на его сигнальном входе, Разность напряжений на выходах первого 11 и второго 12

35 блоков выборки-хранения усиливается с помощью усилителя 10.

Величина и полярность сигнала коррекции на выходах первого 6 и второго 7 блоков симметрирования зависит от величины и

40 знака внутрифазовой асимметрии сигналов на соответствующих выходах генератора ортогональных сигналов. Поскольку первый

1 и второй 2 дифференциальные усилители замкнуты в кольцо, можно считать, что кор45 ректировка внутрифазовой асимметрии ортогональных сигналов происходит каждую четвертую часть периода, что обеспечивает увеличение быстродействия и точности сим.метрирования ортогональных сигналов.

50 Введение множительно-делительного устройства 8 и блока 9 позволило уменьшить нелинейные искажения и повысить стабильность амплитуд ортогональных сигналов.

C oðìóëà изобретения

Генератор ортогональных сигналов,.содержащий последовательно соединенные сумматор, первый перемножитель, первый дифференциальный интегрирующий усили1665490

Составитель Ю.Максимов

Техред М.Моргентал Корректор В.Гирняк

Редактор Г.Гербер

Заказ 2398 Тираж 453 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 тель, второй перемножитель, второй дифференциальный интегрирующий усилитель, выход которого соединен с первым входом сумматора и первый и второй блоки симмет.рирования, каждый из Которых содержит усилитель, о т л и ч а ю.шийся тем, что, с целью уменьшения нелинейных искажений и повышения стабильности амплитуд ортогональных сигналов, введены множительноделительное устройство и блок эталонного напряжения, выход которого соединен .с входом первого сомножителя множительноделительного устройства, выход первого дифференциального интегрирующего уси-. лителя соединен с сигнальным входом первого блока симметрирования, с управляющим входом второго блока симметрирования и входом второго сомножителя множительно-делительного устройства, выход которого соединен с вторым входом сумматора, выход второго дифференциального интегрирующего усилителя соединен с уп ра вля ющим входом первого. блока симметрирования и с сигнальным входом второго блока симметрирования, выходы первого и второго блоков симметрирования соединены с прямыми входами соответственно первого и второго дифференциальных интегрирующих усилителей, каждый иэ блоков симметрирования содержит последовательно соединенные первый компаратор, первый формирователь импульсов и первый блок выборки-хранения и последо5 вательно соединенные второй компаратор, второй формирователь импульсов и второй блок выборки-хранения, опорные входы первого и второго компараторов соединены с общей шиной, в каждом из блоков симмет10 рирования выходы первого и второго блоков выборки-хранения соединены соответственно с первым и вторым входами усилителя, при этом выход первого блока выборки-хранения первого блока симмет15 рирования соединен с входом делителя множительно-делительного устройства, сигнальные входы первого и второго компараторов в каждом из блоков симметрирования соединены и являются управляющим вхо20 дом этого блока симметрирования, а сигнальные входы первого и второго блоков выборки-хранения соединены и являются сигнальным входом этого блока симметрирования, выходом каждого из блоков сим25 метрирования является выход усилителя, выход второго перемножителя соединен с дополнительным инверсным входом первого дифференциального интегрирующего усилителя.