Устройство для сдвига и нормализации

 

Изобретение относится к вычислительной технике и может быть применено в высокопроизводительных системах обработки информации. Целью изобретения является сокращение аппаратурных затрат. Устройство содержит сдвигатель 1, блок 3 дешифраторов нуля, два шифратора 4 и 7, первый узел 2 инвертирования, коммутатор 5, узел 8 сравнения и второй узел 6 инвертирования. Введение второго узла 6 инвертирования с соответствующими связями обеспечивает положительный эффект, заключающийся в сокращении аппаратурных затрат. 3 ил.

союз советских социАлистических

РЕСПУБЛИК (si)s 6 06 F 5/01

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

/Я

/Ф (21) 4716655/24 . (22) 10.07.89 (46) 30,07,91. Бюл. М 28 (72) А.И. Бурачевский, B.Н. Заблоцкий, А.А. Шостак и Л.О. Шпаков (53) 681.325(088.8) (56) Авторское свидетельство СССР

ЬЬ 1331315, кл. G 06 F7/38,,1985.

Авторское свидетельство СССР

tk 1140113, кл. 6 06 F 7/38, 1983. (54) УСТРОЙСТВО ДЛЯ СДВИГА И НОРМАЛИЗАЦИИ Ы 1667045 А1

1 (57) Изобретение относится к вычислительной технике и может быть применено в высокопроизводительных системах обработки информации. Целью изобретения является сокращение аппаратурных затрат. Устройство содержит сдвигатель 1, блок 3 дешифраторов нуля, два шифратора 4 и 7, первый узел 2 инвертирования, коммутатор 5, узел 8сравнения и второй узел 6 инвертирования. Введение второго узла 6 инвертирования с соответствующими связями обеспечивает положительный эффект, заключающийся в сокращении аппаратурных затрат, 3 ил, 1667045

Изобретение относится к Вычислитель;(ой технике и может быть применено В высокопроизводительных системах обработки информации.

Цель изобретения — сокращение 3nl",3ратурных затрат, l- а фиг. 1 приведена сгруктурная схема устройства для сдвига и нормализации; на фи). 2 — структурная схема сдвигателя; на фиг. 3 — структурная схема узла сравнения.

Устройство содержит сдаигатель 1, перВый y38ë 2 инвертирования, блок 3 дешиф; p3iopGB нуля„первый шифратор 4, коммутатор 5, второй узел 6 инвертированиЯ. ВторОЙ шифрэтаа 7, у38л б сравнениЯ, В)(ад ".) задания типа наамализации устроЙi ства. Вход (О Данных устрсйстВ3, ВХОД 11 задания ))ежима устройства, ВхОДы 11) и 11), первого и Второго ра-ðÿäîâ вхо,да 11 зада .-(ИЯ режима JcTpo!)cTBB, BxGil)f 12 задания кода сдвига устройства, вход 13 задания, направления c!(BNI 3 устройства, вхОД 14 заДания типа сДВиГ3 уcTpGAGTBB, ВхаД 15 сТВр шега разряда входа 10 данных устройства, выход 16 приBIIaxa нуля устройства, выход

1 7 признака переполнения чстрайства, вы ход 1 ь" КОДО наамализаЦии устройства, Вы( хг) 1 I 1 аеэ"льта Га устраЙства.

Сдвигатель 1 содержит узел 20 группоВых сДВ Il GE!, Узел 21 разрЯДных СДВИГОВ, .Г! ричем ин))армационный ВХОД сдвигателя 1 соединен : информационным входам узла ,. .0 Гру 1павых сдвиГОВ, Выход кГ)тараГО явля" ется -аоы 1 Вы;.(Од(м cpBMI BT8)) 1 и соеди" 8 .; с информационным вхадок) узла 21 разрядных сдвигов, выход которого является i=-рвы i Выходом сдвигателя 1, входы эадани::. I-!3.!p381)8)fèÿ и Гипа: двига которого

co8II" .- .ень(с cGGTBBTOTBy:ощими входами

, эла 20 l p i)ппаГ) ыx сдвигoB и УB))3 2 1 раэрядih! X .! ВИГ ОВ„ВХОДЫ СГВРШИХ if,,МЛВДШИХ РЗЗ.;)ЯДОВ ВХОД3 ЗВДВНИЯ ВЕЛИЧИНЫ СДВИГВ

СДВ 1ГЗТ8ЛЯ, Соединены CO()TBBT()TB8I IHG С

Вход if« .: разрядов Входов задания Величин ы (:ДВ ."!:.) )/ЯЯO 20 ГруГ)па Вь)х СДВ ИГО е и узла

2 . 08!! рядньiv СДВИГОВ, . эгл ) сравнения OGä8p)l(m первую и

Втору.с с;8" и 22 и 23 сравнения и элемент

f4 )14 )4) и pN I8I"I Входы cTBpLL èõ раэрЯдОВ п8РВОГО и В|ОРОГО BxoPОВ Узла 8 СРавнениЯ (:Г)единаны OGGTBBTGTBBH:-(G с Входами р33 рядов п:pB(;I о и Второго В;(адов схемы 22 сравнения, Bьогад которой соединен с перВым в;(Одам элемента ) )д() 24, Выход КОтаpGão . ;Вллзтся ВЬ1ходом узла 8 cp33нения, -ВХО„:II.I l 1Л - .ДШИХ РЗЭРЯДОВ Пе ВОГО И BTGPGf О

Входов котороГО сОедин8нь(сОатВетственнО с Вха/,эми разряда„ перВОГО и ВтарОГО ВхО,--,а (" Г (;,„i " ГРВРi:I.îH :iiя ВЫХОД КОТ(Ц)ай(CO ед1:-.нен 8,1торым Входам эл()цента ИЛИ 24.

Рассмотрим функциональное назначение и реализацию основных узлов и блоков устройства для сдвига и нормализации в предположении, что выполняются сдвиги

"64" разрядных чисел, Сдвигатель 1 предназначен для быстрого выполнения разных видов сдвига информации, поступающей на Вход 10 данных устройства. Узел 20 групповых сдвигов осуществляет межбайтные сдвиги поступаю 8À на его входы информации по значению старших разрядов выхода коммутатора 5 в соответствии с направлением и типом сдвига. установленными по входам 13 и 14 задания направления и типа сдвига устройства.

Узел 21 разрядных сдвигов осуществляет сдвиг в пределах байта информации, поступающей на его вход по значению младших разрядов выхода коммутатора 5 в соответствии с направлением и типом сдвига, установленными по входам 13 и 14 направления и типа сдвига устройства. Как и в устройстве-прототипе, сдвигатель 1 является однотактным.

Первый узел 2 инвертирования осуществляет или транзитную передачу информации со входа 10 данных устройства, или же инвертирование. Информация инвертируется при выполнении В устройстве арифметического сдвига влево (первый разряд 11( входа 11 задания режима установлен в единицу) отрицательного числа (старший разряд 15 входа 10 данных установлен в единицу}, в противном случае она передается через узел 2 транзитом. Первый узел 2 инвертирования может быть реализован на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ, управляемых элементом И.

Блок 3 дешифраторов нуля служит для побайтного анализа числа на нуль и может быть построен на восьмивходавых элементах ИЛИ.

Первый шифратор 4 является приоритетным и предназначен для формирования двоичного кода числа подряд идущих со стороны старших разрядов нулей в его входной информации. Фактически он указывает двоичный код числа подряд идущих со стороны старших байтов нулевых байтов информации, поступающей на вход 10 устройства.

При нулевой информации на входе 10 данных на сигнальном выходе шифратора 4 формируется сигнал, поступающей на Выход 16 признака нуля устройства. Первый шифратор 4 мажет быть реализован точно так же, как и В устройстве-прототипе.

Коммугатор 5 осуществляет передачу на вход задания величины сдвига сдвигателя 1 или информации с входа 12 задания кода сдвиГВ устрОЙстВ3, или информации с Выха1667045

55 да 18 кода нормализации устройства. Сигнал, поступающий по входу 11> разряда входа задания режима работы устройства и равный "1", обеспечивает передачу на выход коммутатора 5 информации со входа 12 устройства, Сигнал, равный "0", обеспечивает передачу на выход коммутатора 5 информации с выхода 18 кода нормализации устройства, причем, если на входе 9 задания типа нормализации устройства присутствует сигнал "1", то на выход коммутатора 5 передается код двоичной нормализации, в противном случае на выход коммутатора 5 передается код шестнадцатиричной нормализации, умноженный на четыре. Коммутатор 5 может быть реализован точно так же, как и в устройстве-прототипе.

Второй узел 6 инвертирования подобно первому узлу 2 инвертирования осуществляет или транзитную передачу информации, сформированной на втором выходе сдвигателя 1, или ее инвертирование. Второй узел

6 инвертирования может быть реализован аналогично первому узлу 2 инвертирования.

Второй шифратор 7 предназначен для формирования двоичного кода числа подряд идущих со стороны старших разрядов нулей в поступившем на его вход байте информации. Он может быть реализован аналогично первому шифратору 4.

Узел 8 сравнения предназначен для выработки признака переполнения при левом арифметическом сдвиге. В нем происходит сравнение кодов нормализации и сдвига.

Если код нормализации меньше кода сдвига или равен ему, то вырабатывается признак переполнения. Узел 8 (фиг. 3) состоит из двух схем сравнения, выходы которых объединены элементом ИЛИ. Первая схема 22 сравнения осуществляет сравнение старших разрядов кода сдвига и кода нормализации. На выходе первой схемы 22 сравнения появится сигнал "1" только тогда, когда старшие разряды кода нормализации меньше старших разрядов кода сдвига. Вторая схема 23 сравнения осуществляет сравнение младших разрядов кода сдвига и кода нормализации, причем сигнал "1" формируется только тогда, когда младшие разряды кода нормализации меньше или равны младшим разрядам кода сдвига, Работа устройства для сдвига и нормализации. Для определенности примем разрядность входной информации равную "64".

Режим нормализации.

B данном режиме устройство работает следующим образом. На вход 11 задания режима работы устройства поступают нулевые сигналы входов разрядов 11> и 112. первый из которых запрещает инвертирование информации в узлах 2 и 6, а второй передает код нормализации с выходов шифраторов 4 и 7 на вход задания величины сдвига сдвигателя 1 через коммутатор 5, На вход 9 устройства поступает сигнал, определяющий тип нормализации (двоичная или шестнадцатиричная), на входы 13 и 14 устройства подаются сигналы, настраивающие сдвигатель 1 на выполнение логического сдвига информации влево. С помощью первого узла 2 инвертирования, блока 3 дешифраторов нуля, первого шифратора 4, коммутатора 5, узла 20 групповых сдвигов, второго узла 6 инвертирования, второго шифратора 7 на выходе 18 устройства образуется код нормализации, который сообщает сдвигателю 1 через коммутатор 5 на сколько двоичных разрядов необходимо осуществить сдвиг влево нормалиэуемого числа. При этом в случае двоичной нормализации на вход задания величины сдвига сдвигателя 1 подается полноразрядный код нормализации, в случае шестнадцатиричной нормализации коммутатор 5 запрещает передачу двух младших разрядов кода нормализации. Таким образом, в режиме нормализации на выходе 19 результата устройства формируется нормализованное число, а на выходе 18 устройства образуется код нормализации.

Режим арифметического сдвига влево.

В этом режиме на вход 10 данных устройства поступает информация, подлежащая сдвигу, а на входы 12-14 — информация соответственно о коде сдвига, направлении сдвига и типе сдвига. При этом на вход 11 задания режима работы поступают два единичных сигнала входов 111 и 11 разрядов.

Первый сигнал разрешает инвертирование в узле 2 информации, присутствующей на входе 10 данных, и инвертирование в узле старшего байта информации, поступившей на выход узла 20 групповых сдвигов. если только значение старшего входа 15 разряда входа 10 данных устройства равно единице, Второй сигнал разрешает передачу на выход коммутатора 5 значения кода сдвига со входа 12 устройства. На вход задания величины сдвига узла 20 сдвигателя 1 поступает значение трех старших разрядов кода сдвига с выхода коммутатора 5, на вход задания величины сдвига узла 21 сдвигателя 1 поступает значение трех младших разрядов с выхода коммутатора 5. Результат формируется на выходе узла 21 сдвигателя 1 и поступает на выход 19 результата устройства. Кроме того, если код нормализации меньше или равен коду сдвига, то на выходе узла 8 сравнения формируется сигнал переполнения при левом арифметическом сдвиге информации.

При выполнении других видов сдвига устройство работает аналогично режиму арифметического сдвига влево, но сигнал переполнения на выходе 17: устройства не учитывается.

Режим анализа.

Этот режим работы ус ройства может быть эффективно применен при предвари тельном анализе обрабатываемых чисел на

, равенство нулю.

Устройство в этом режиме работает следующим образом, Анализируемое на нуль число подается на вход 10 данных устройства, а на вход 11 задания режима работы, поступает нулевой сигнал на вход 111 раз ряда, который настраивает первый узел 2 инвертирования на транзитную передачу информации с его входа на выход. В случае нулевого числа на сигнальном выходе перaoro шифратора 4 образуется единичный сигнал, который поступает на выход 16 признака нуля устройства.

Формула изобретения

Устройство для сдвига и нормализации, (, содержащее сдвигатель, блок дешифрато, ров нуля, первый и второй шифраторы, пер, выи узел инвертирования, коммутатор и ;узел сравнения, причем первый выходсдви-! гателя является выходом результата устройства, входы задания направления, сдвига N типа сдвига KDToporo соединены соответственно с входами задания наи равления сдвига и типа сдвига сдвигателя, информационный вход которого соединен с входом данных устройства и с информационным входом первого узла инвертирования, выход которого соединен с входом ,блока дешифраторов нуля, выход которого соединен с входом первого шифратора, выходы разрядов информационного выхода которого являются выходами старших разрядов выхода кода нормализации устройства и соединены с входами старших разрядов

5 первого входа узла сравнения и первого информационного входа коммутатора. второй информационный вход которогосоединен с входом задания кода сдвига устройства и с вторым входом узла сравнения, выход кото10 рого является выходом признака переполнения устройства. вход первого разряда входа задания режима которого соединен с первым управляющим входом первого узла инвертирования, второй управляющий вход

il5 которого соединен с входом старшего разряда входа данных устройства, вход второго разряда входа задания режима которого соединен с первым управляющим входом коммутатора, входы младших разрядов первого

20 информационного входа которого соединены с выходами разрядов выхода второго шифратора, с входами младших разрядов первого входа узла сравнения и с выходами младших разрядов выхода кода нормализа25 ции устройства, вход задания типа нормализации которого соединен с вторым управляющим входом коммутатора, выход которого соединен с входом задания величины сдвига сдвигателя, сигнальный выход

30 первого шифратора является выходом признака нуля устройства, о т л и ч а ю щ е е с я тем. что, с целью сокращения аппаратурных затрат, оно содержит второй узел инвертированйя, причем информационный вход

35 второго узла инвертирования соединен с вторым выходом сдвигателя, вход второго шифратора — с выходом второго узла инвертирования, первый и второй управляющие входы которого соединены соответственно

40 с первым и вторым управляющими входами первого узла инвертирования.

Составитель А. Клюев

Редактор Н. Химчук Техред M.Ìoðlåíòàë Корректор О.Кравцова

Заказ 2523 Тираж 400 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101