Устройство микропрограммного управления

 

Изобретение относится к вычислительной технике, в частности к средствам автоматической проверки цифровых объектов. Устройство может быть использовано в программируемых генераторах тестовых воздействий. Целью изобретения является расширение области применения за счет обеспечения генерации псевдослучайных последовательностей констант. Устройство микропрограммного управления содержит блок памяти микрокоманд, блок выборки микрокоманд, блок анализа логических условий, регистр микрокоманд, дешифратор микрокоманд, буферный регистр, формирователь синхронизирующих сигналов, тактовый генератор, делитель частоты, триггер, счетчик тактов, элемент ИЛИ, первый и второй мультиплексоры, первый и второй генераторы псевдослучайных кодов. Генерация тестовых воздействий происходит в специальном блоке (формирования тестовых воздействий) путем многократного циклического исполнения микропрограммы в устройстве микропрограммного управления. Помимо выдачи детерминированных тестов и формирования псевдослучайного кода с заданными вероятностями единиц или нулей в каждом разряде устройства контроля (количество разрядов соответствует количеству выводов объекта), устройство микропрограммного управления позволяет выдавать на объект определенные коды с псевдослучайным, вероятностным характером их появления. 1 з.п. ф-лы, 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 06 F 9/22

ГОСУ4АРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

;4 л Г . щ . l > у

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCKOMY СВИДЕТЕЛЬСТВУ (21) 4643240/24 (22) 26.12.88 (46) 30.07.91. Бюл. hh 28 (71) Киевский научно-исследовательский и конструкторский институт периферийного оборудования (72) А.А.Каданский, В.Н.Королев и О.Д.Руккас (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 642708, кл, G 06 F 11/00, 1976.

Авторское свидетельство СССР

М 1003086, кл. 6 06 F 9/22, 1983.

Авторское свидетельство СССР

М 1042023, кл. 6 06 F 11/00, 1983. (54) УСТРОЙСТВО МИКРОПРОГPAMMHOГО УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике, в частности к средствам автоматической проверки цифровых объектов и может быть использовано в программируемых генераторах тестовых воздействий.

Целью изобретения. является расширение области применения путем обеспечения ге-. нерации псевдослучайных последовательИзобретение относится к вычислительной технике, в частности к средствам автоматической проверки цифровых обьектов и может быть использовано в программируемых генераторах тестовых воздействий, в устройствах функционального контроля логических блоков ЭВМ и других средств цифровой техники при их производстве и техническом обслуживании.

Целью изобретения является расширение области применения путем обеспече„„. Ж„„. 1667070 А1 ностей констант. Устройство микропрограммного управления содержит блок памяти микрокоманд, блок выборки микрокоманд, блок анализа логических условий, регистр микрокоманд, дешифратор микрокоманд, буферный регистр, формирователь синхронизируюших сигналов, тактовый генератор, делитель частоты, триггер, счетчик тактов, элемент ИЛИ, первый и второй мультиплексоры, первый и второй генераторы псевдослучайных кодов. Генерация тестовых воздействий происходит в специальном блоке (формирования тестовых воздействий) путем. многократного

- циклического исполнения микропрограммы в устройстве микропрограммного управления. Помимо выдачи детерминированных тестов и формирования псевдослучайного кода с заданными вероятностями единиц или нулей в каждом разряде устройства контроля (количество разрядов соответствует количеству выводов объекта), устройство микропрограммного управления позволяет выдавать на объект определенные коды с псевдослучайным, вероятностным характером их появления. 1 з.п. ф-лы, 6 ил. ния генерации псевдослучайных последовательностей констант.

На фиг.1 приведена структурная схема предлагаемого устройства управления; на фиг.2 — функциональная схема блока выборки микрокоманд; на фиг.3- функциональная схема блока анализа логических условий; на фиг.4 — функциональная схема генератора псевдослучайных кодов; на фиг.5 — функциональная схема формирователя синхрони1667070

20

30

50 зирующих сигналов; на фиг.б — алгоритм работы устройства, Устройство микропрограммного управления (фиг.1) содержит блок 1 памяти микрокоманд, блок 2 выборки микрокоманд„ блок 3 анализа логических условий, регистр

4 микрокоманд, дешифратор 5 микрокоманд, буферный регистр 6, формирователь

7 синхронизирующих сигналов; тактовый генератор 8,делитель 9 частоты, триггер 10, счетчик 11 тактов, элемент ИЛИ 12, первый (1.3 и второй 14 мультиплексоры, первый 15 и второй 16 генераторы псевдослучайных кодов, Блок 2 выборки микрокоманд (фиг.2) содержит регистр 17 адреса микрокоманд, мультиплексор 18, счетчик 19 адреса микрокоманд и элемент ИЛИ 20.

Блок анализа логических условий 3 (фиг,3) содержит (в общем случае) дешифратор 21, блок 22 элементов И и элемент ИЛИ

23.

Генератор 15 (16) псевдослучайных ко1 дав (фиг.4) выполнен на сдвиговом регистре

24 и сумматоре 25 по модулю 2.

Формирователь 7 синхронизирующих сигналов (фиг.8) содержит блок 26 элементов задержки и блок 27 элементов И.

Блок 1 памяти микрокоманд служит для хранения микропрограммы, определяющей все действия устройства контроля, связанные с проверкой конкретного блока. Микро-! программа выполняет функции подготовки и выдачи информации для формирования тестового набора в текущем такте проверки, переключения при необходимости каналов устройства контроля, связанных с двунаправленными выводами проверяемого обьекта на прием или передачу данных, сравнения реакции обьекта с эталонной.

Эти функции выполняются специальными блоками, входящими в состав устройства контроля: блоком хранения и генерации тестовых последовательностей, блоком сравнения и пр, Микропрограмма задает соответствующие операции в указанных блоках.

Блок 2 выборки микрокоманд служит для формирования адреса очередной микрокоманды, В регистр 17 адреса микрокоманд через мультиплексор 18 записывается информация или со счетчика 18 (при естественном следовании микрокоманд), или с выходов блока 1 памяти и мультиплексора 14 (адрес перехода), или с входов кода операции (начальный адрес микропрограммы), Строб записи на регистр 17 поступает через элемент ИЛИ 20 от блока 7 синхронизирующих сигналов (при работе) или от входа начальной установки (при загрузке).

Блок 3 анализа логических условий предназначен для анализа логических условий и формирования по результатам этого анализа признака перехода. Кроме того, этот блок вырабатывает сигналы управления первым 13 и вторым 14 мультиплексорами.

Регистр 4 микрокоманд принимает из блока 1 памяти микрокоманд информацию, необходимую для формирования тестовой последовательности соответствующими блоками устройства контроля, при этом часть информации на эти блоки поступает непосредственно с регистра 4 микрокоманд, а часть дешифрируется дешифратором 5.

Регистр б (для блока памяти тестов) предназначен, в частности, для хранения в текущем такте адреса блока памяти, в котором хранится тестовой набор

Формирователь 7 синхронизирующих сигналов формирует сигналы, поступающие на внутренние узлы устройства микропрограммного управления и на остальные блоки, входящие в состав управляемого устройства контроля. Формирователь представляет собой набор элементов 26 задержки, каждый из которых позволяет сдвигать фронт поступающего на вход формирователя сигнала, тем самым определяя временную диаграмму работы; выходы элементов задержки поступают на входы схем И 27, на другие входы которых подается информация с выходов регистра 4 микрокоманд, определяющая блоки, на которые в данном такте должны поступать синхронизирующие сигналы.

Тактовый генератор 8 в совокупности с делителем 9 частоты предназначен для формирования тактовых импульсов, следующих с заданной частотой (эта частота, являясь частотой проверки, определяется конкретным типом объекта).

Триггер 10 служит для пуска и остановки устройства микропрограммного управления (и, следовательно, устройства контроля в целом), при этом выход триггера сигнализирует о состоянии устройства (работа или останов)„

Счетчик 11 тактов предназначен для отсчета общей длины тестовой последовательности.

Элемент ИЛИ 12 служит для сброса триггера 10 различными сигналами.

Мультиплексор 13 предназначен для динамической модификации адреса блока памяти тестов (часть адреса заменена псевдослучайным кодом).

Мультиплексор 14 аналогично модифицирует адрес блока 1 памяти микрокоманд, 1667070

Псевдослучайныйкод поступает на входы мультиплексоров 13- и 14 с генераторов псевдослучайных кодов 15 и 16 соответственно, Устройство микропрограммного управления работает следующим образом.

Перед началом работы производится загрузка микропрограммы в блок 1 памяти микрокоманд, при этом для задания адресов блока 1 памяти используется регистр 17 блока 2 выборки, затем в регистр 17 загружается нэчэльный адрес микропрограммы, в делитель 9 частоты — коэффициент деления частоты тактового генераторэ 8 а в счетчик 11 тактов — общая длина в тактах тестовой последовательности. По завершении ввода устэнавливается триггер 10, который разрешэет работу тактового генератора 8. В процессе работы происходит выборка микрокоманд из блока 1 памяти, прочитанная информация поступает нэ блоки 2 — 4, 6, 13 и 14, определяя порядок работы самого устройства управления и устройства контроля в целом. В счетчике 19 в это время формируется адрес следующей микрокоманды, который передается через мультиплексор 18 в регистр 17, при выполнении переходов новое значение адреса в регистре 17 формируется путем передачи в него адреса перехода из блока 1 памяти. В каждом такте происходит уменьшение на единицу содержимого счетчика 11 тактов и по достижении им нулевого значения, т.е, по окончании формирования тестовой последовательности заданной длины, счетчик

11 выдает сигнал, который через элемент

ИЛИ 12 сбрэсывэет триггер 10, который, в свою очередь, блокирует тактовый генератор 8 и, следовательно, останавливает устройство упрэвления (и устройство контроля в целом). Сброс триггерэ 10 возможен до окончания формирования всей последовательности внешним сигналом через элемент ИЛИ 12.

Собственно генерация тестовых воздействий происходит в специальном блоке (формирования тестовых воздействий) путем многократного циклического исполнения микропрограммы в устройстве микропрограммного управления. Помимо выдачи детерминированных тестов и формирования псевдослучайного кода с заданными вероятностями единиц или нулей в каждом разряде устройства контроля (количество разрядов соответствует количеству выводов объектэ), устройство микропрограммного управления позволяет выдавать нз объект определенные коды с псевдослучайным, вероятностным характером их по-. явления. Для этого каждый из кодов

25 дов, 30

45 деляет величину зон блока памяти микрокомэнд, в которых записаны фрагменты. При

50 макрокоманд можно управлять заданием вероятности появления каждого фрагмента,.

Микропрограмма в этом случае представля. ет собой совокупность рабочих подпрог55 рамм (выдэчи на объект воздействий, . анализа реакций и т.п.) и подготовительной часта.(устанавливающей объект в некоторое состояние, анализирующей состояние объекта и т.п.), оканчивающейся командой перехода по модифицированному

10

20 записывается в ячейки блока пэмяти тестов (из состава блока формировэния тестовых воздействий), причем для каждого иэ кодов выбрано определенное число ячеек блока памяти (в которые записывается один и тот же код). Это позволяет при рэвновероятном переборе адресов блокэ памяти тестов считывать из него коды с заданной для каждого из них частотой. Равновероятный перебор обеспечивэется заменой части адреса блока памяти тестов. формируемого в регистре 6, псевдослучайным кодом, поступающим с выходов генератора 15 псевдослучайных кодов через мультиплексор 13. При этом фиксированная часть адреса, поступающая с выходов блока 1 пэмяти микрокомэнд, определяет область блока памяти тестов, в которой записаны соответствующие коды.

Частота появления кодов соответствует заданному распределению этих кодов в ячейках блока памяти тестов. При получении достаточно длинной последовательности зэ счет соответствующего заполнения ячеек блока памяти тестов можно управлять заданием вероятности появления каждого из коАналогичным образом можно модифицировать адрес перехода к следующей микрокоманде. В этом случае часть адреса перехода, поступающего с выходов блока 1 памяти микрокоманд и фиксируемого в регистре 17 блока 2 выборки, заменяется псевдослучайным кодом, поступающим с выходов генератора 16лсевдослучайных кодов через мультиплексор 14. Это дает возможность осуществлять переход к следующей микрокоманде по модифицированному псевдослучайным кодом адресу, что, в свою очередь, дает возможность подавать на объект тестовые последовательности с псевдослучайным, вероятностным характером появления каждой последовательности (фрагмента микропрограммы).

При этом фиксированная часть эдреса опре- . получении достаточно длинной общей последовательности зэ счет соответствующего заполнения зон блока памяти

1667070 псевдослучайным кодом адресу. Во время работы по окончании подготовительной части происходит переход на некоторую рабочуЮ подпрограмму, которая оканчивается командой безусловного перехода на коман- 5 ду перехода по модифицированному адресу (или на подготовительную часть), затем и ра исходитпереход на другую подпрограмму и

,т.д. Зто может применяться при проверке, например, микропроцессоров. При этом 10 каждая подпрограмма эмулирует некаторую команду микропроцессора и, аким об; разом, кроме отработки микропроцессором каждой отдельной команды, происходит об,щая проверка работы микропроцессора в 15 ! ,условиях, имитирующих реальные условия

его работы (в части произвольного следова,,ния команд),, Управление модификацией адресов осуществляется s блоке 3 логических усла- 20 вий. Микропрограмма содержит бит разре>шения модификации адреса блока памяти тестов, который поступает с выхода блока 1 памяти микрокоманд на вход элемента И 22 блока 3. Один из кодов, соответствующих 25 разным типам переходов, означает переход ,по модифицированному адресу. Сигнал с соответствующего выхода дешифратара 21, на вход которого подаются эти коды (типов

,переходов), поступает на соответствующий 30 лемент И 22 блока 3, На вторые входы

Ьлемента И 22 поступают различные услаия, по которым необходимо осуществлять оответствующие операции (эти условия патупают с других блоков устройства контра- 35 я), для безусловного выполнения на вход оответствующего элемента И 22 необходио задать уровень логической единицы.

Для выдачи на объект тестовых паследоательностей (фрагментов микропрограм- 40

Мы) с псевдослучайным характером оявления этих пася>едавательнастеЙ про отипу необходим большой объем памяти ля размещения всех возможных сочетаний затих последовательностей, при ограниченйом объеме памяти резко возрастает время контроля за счет необходимости перегрузки информации (новых сочетаний) в память.

Формула изрбретения

1. Устройство микропрограммного управления, содержащее блок памяти микракоманд, блок выборки микракоманд, блок анализа логических условий, регистр микфокоманд, дешифратор микрокаманд, буферный регистр, формирователь

,инхронизирующих сигналов, тактовый генератор, делитель частоты, триггер, счетчик тактов и элемент ИЛИ, причем вход кода операции устройства соединен с первым йнформационным входом блока выборки микрокоманд, информационным входом блока памяти микрокоманд, входом задания коэффициента деления делителя частоты и информационным входом счетчика тактов, первый вход начальной установки устройства соединен с управляющим входом блока выборки микрокоманд, с второго по седьмой входы начальной установки устройства соединены соответственно с входами выборки и чтения-записи блока памяти микракоманд, входом записи .делителя частоты, входом записи счетчика тактов, входом установки в "1" триггера и первым входом элемента ИЛИ, выход которого соединен с входом установки в "0" триггера, выход которого является выходом индикации работы устройства и соединен с входом запуска тактового генератора, выход которого соединен со счетным входом делителя частоты, выход которого соединен с входом синхронизации формирователя синхрониэи рующих сигналов, с первого по седьмой выходы которого соответственно соединены с первого по третий входами синхронизации блока выборки микрокоманд,, входами синхронизации блока анализа логических условий, регистра микрокоманд, буфернаго регистра и счетчика тактов, выход переноса которого соединен с вторым входом элемента ИЛИ, остальные выходы формирователя синхронизирующих сигналов являются, группой стробирующих выходов устройства, выход поля управления синхронизацией регистра микрокоманд соединен с входом режима работы формирователя синхранизирующих сигналов, выход первого поля микроапераций регистра микраопераций соединен с выходом ми>,роопераций уст.ройства, выход второго поля микраопераций регистра микроксманд соединен с информационным входам дешифратора микрокоманд, выход котарага является выходом операций устройства, информационный вход регистра микракоманд соединен с выходом поля микроопераций блока памяти микрокоманд, выход первого поля константы которого соединен с первым информационным входом буферного регистра, выход которого является информационным выходом устройства, выход поля логических условий блока памяти микракоманд соединен с управляющим входом блока анализа логических условий. информационный вход которого соединен с входом логических условий устройства, первый выход блока анализа логических условий соединен с входом логического условия блока выборки микрокоманд. второй информационный вход которого соединен с выходом поля адреса блока памяти микрокоманд, 1667070

НОП

N вход адреса которого соединен с выходом блока выборки микрокоманд, о т л и ч а ющ е е с я тем, что, с целью расширения области применения путем обеспечения генерации псевдослучайных последовательностей констант, в него введены первый и второй мультиплексоры, первый и второй генераторы псевдослучайных кодов, причем второй информационный вход буферного регистра соединен с выходом первого муль типлексора, первый информационный вход которого соединен-с выходом второго поля константы блока памяти микрокоманд, выход третьего поля константы которого соединен с первым информационным входом второго мультиплексора, выход которого соединен с третьим информационным входом блока выборки микрокоманд, управляющий вход второго мультиплексора соединен с вторым выходом блока анализа логических условий, третий выход которого соединен с управляющим входом первого мультиплексора, второй информацион н ый вход которого соединен с выходом первого генератора псевдослучайных кодов, вход синхронизации которого подключен к восьмому выходу формирователя синхронизирующих сигналов, к девятому выходу которого подключен вход синхронизации второго генератора псевдослучайных кодов, выход которого соединен с вторым информационным входом

sT0poro мультиплексора.

2. Устройство по п.1, о т л и ч а ю щ е ес я тем, что блок выборки микрокоманд содержит регистр адреса микрокоманд, мультиплексор, счетчик и элемент ИЛИ, причем

5 первый информационный вход блока соединен с первым информационным входом мультиплексора, второй информационный вход которого соединен с информационным выходом счетчика, информационный вход

10 которого соединен с выходом регистра адреса микрокоманд и с выходом блока, информационный вход регистра адреса микрокоманд соединен с выходом мультиплексора. старшие разряды третьего инфор15 мационного входа которого образуют второй информационный вход блока . третий информационный вход блока соединен с младшими Разрядами третьего информационного входа мультиплексора, первый уп20 равляющий вход которого соединен с первым управляющим входом блока, второй управляющий вход мультиплексора соединен с входом логического условия блока, второй управляющий вход которого соеди25 нен с первым входом элемента ИЛИ,. выход которого соединен с входом записи регист- ра адреса микрокоманд, второй вход элемента ИЛИ соединен с первым входом синхронизации блока, второй и третий вхо30 ды синхронизации которого соединены с входами записи и счета счетчика. 1667070

1667070

Ядра

Юикрокоюаида

Ладпрограниа 1

0адпра раина Н

#pic чань

Редактор А. Лежнина

Заказ 2525 Тираж 405 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

OF

Нача ьная лрогранна

Составитель А. Сошин

Техред M.Моргентал Корректор О. Ципле