Многоальтернативный аналоговый компаратор
Изобретение относится к импульсной технике и может быть использовано при построении быстродействующих помехозащищенных систем автоматического управления и контрольно-измерительных систем. Целью изобретения является повышение точности. Многоальтернативный аналоговый компаратор содержит двухвходовый аналоговый компаратор 1, элемент 2 сложения по модулю два, постоянный запоминающий блок 3, регистр 4 временного хранения и шину 5 внешнего сигнала. Использование в устройстве асинхронного принципа сравнения двух аналоговых величин на основе смены состояний на выходе двухвходового аналогового компаратора 1, обеспечивающего работу регистра 4 временного хранения, обеспечивает повышение точности. 3 ил., 2 табл.
СОЮЗ СОНе:. Гских
СОЦИАЛИСтИ РЕСПУБЛИК (чis Н 03 К 5/24, G 05 В 1/01 ГОСУДАРСТБЕННЫЙ КОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ ПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Ы (2 1) 472 6029/2 1 (22) 27.07,89 (46) 30.07.91. Бюл. N. 28 (72) В, В, Кушнир (53) 621.374.83 (088.8) (56) Авторское свидетельство СССР N 1429306, кл. Н 03 К 5/24, 1986. (54) МНОГОАЛЬТЕРНАТИВНЫЙ АНАЛОГОВЫЙ КОМПАРАТОР (57) Изобретение относится к импульсной технике и может быть использовано при построении быстродействующих помехозащищенных систем автоматического управления и контрольно-измерительных систем, Изобретение относится к импульсной технике и может быть использовано при построении быстродействующих помехозащищенных систем автоматического управления и контрольно-измерительных систем. Целью изобретения является повышение точности сравнения эа счет асинхронного сравнения двух аналоговых величин. На фиг. 1 представлена структурная схема многоальтернативного аналогового компаратора; на фиг. 2 — формы возможных сравниваемых сигналов на входе устройства; на фиг. 3 — эпюры сигналов в различных точках устройства в случае воздействия на входе сигналов, формы которых изображены на фиг, 2, Многоальтернативный аналоговый компаратор содержит двухаходовый аналоговыи компаратор 1 (далее — компаратор), выход которого подключен к первому входу элемента 2 сложения по модулю два (далее сумматор), к младшему адресу постоянного запоминающего блока 3 и к одному из входов данных регистра 4 временного хране„„. Ж „„1667234 А1 Целью изобретения является повышение точности. Многоальтернативный аналоговый компаратор содержит двухеходовый аналоговый компаратор 1, элемент 2 сложения по модулю два. постоянный запоминающий блок 3, регистр 4 временного хранения и шину 5 внешнего сигнала. Использование в устройстве асинхронного принципа сравнения двух аналоговых величин нэ основе смены состояний на выходе двухвходового аналогового компаратора 1, обеспечивающего работу регистра 4 временного хранения, обеспечивает повышение точности. 3 ил.. 2 табл. ния (далее — регистр), при этом остальные выходы данных регистра 4 временного хранения подключены к остальным адресным входам постоянного запоминающего блока 3, выход данных постоянного запоминающего блока 3 — к входам данных регистра 4 временного хранения, а шина 5 внешнего О сигнала подключена к входу сброса регист- р ра 4 временного хранения, один из выходов которого подключен к второму входу сумматора 2. ) Устройство работает следующим обра- 6!ь эом. В зависимости от смены знака разности входных исследуемых аналоговых сигналов, соответствующих изменению их уровня друг относительно друга (X относительно Y фиг. 1), на выходе компаратора 1 вырабатывается переход иэ низкого логического состояния (уровень логического "0" или просто "0") е высокое (уровень логической "1" или просто "1") или наоборот, На фиг, 2 в качестве примера изображены два сравниваемых аналоговых сигнала Х и Y в выбранном 1667234 временном интервале, а на фиг. 3- эпюра а отображает выходные логические состояния компаратора 1 (см, фиг. 1). При наличии двух смен знака разности входных сиг>«ал<«в Х и Y (фиг. 2) выбранный временный интервал сравнения делится на три участка или интервала, для которых, соотвегственно, справедливы три неравенства: Х > Y, X < Y, X > Y. На этих трех временных учасгках компаратор 1 при сравнении вырабатывает три логических состояния на своем выходе а (фиг. 1 и 3); "! — Х > Y; "О" — Х< У; "1" — Х > Y. В исходном состоянии, когда регисгр 4 временного хранения содер;кит логические "О" На СВОИХ ВЫХОдаХ QI — Qm à Hd ВЫХОДЕ компараторз 1 действует логи «ескии 0", соответству ощий исходному моменту отсутствия сравне <ия, на адреснь«х входах постоянного запол>инающего блока 3 А, — Ап сод ржитсл адрес Ао, по которому на вы кодак блока 3 за<3исаны логически "0 Тябп. 1 -тражает задаваемую пользователем таблицу прошивки постоянного «alloм.«няющего блока 3. в которой по семи ",дргсам Ая — Аг, занесены данные вь<хода бпскя 3 Г Q «виде логических "0" или ". H,мер:зцил старшинства разрядов адресов и данных <3 табл, 1 отображе.«а слева напраго. Выходные логические уровни >«улей да,«ных постол<«ного запомл;«а>ощего блока З,цейству от на в.коды Dz — 0ьл регистра 3 ",пл г«ереписи входных данных на выход Qz — г..««, р< гистра 4 при смене знака разнос- «<3; Хи У, В исходном состоянии выходы млад«пего разряда данных Q3 регистра 4 (эпюра в фиг, 3) и компаратора 1 (эпюра а фиг. 3), действующие на входы сумматора 2 по модулю два, одинаковы и имеют низкие логические уров>:и. Из-за одинаковых воздействующих рходных сигналов >«а выходе сумматора 2 действует уровень логического 0" (эпюра б фиг. 3), который запре<цяет перепись входных данных регистра 4 03 0п На Сеай ВЫХОД QI — Qm ПРИ ОтСУтСтВИИ смены знака разности входных си<на. в Х и Y. На и рвом участке выбранного временного интервала, в начальный его момент на «ыходе кол;паратора 1, одном из входов сум>латора 2 и входе
0". Неодинаковые уровни на входах сfM" ;латора 2 способствуют возникновению на его выходе положительного логического г«ерепада из низ!0«G в высокий уровен«,, кото«..й в;«здейс « -т >«а вход.ре .<,!ря 4, 5 55 вызывая перепись нового логического единичного уровня выходя «<омпарятора 1 с входя 01 ня выход 03 (эпюра в фиг. 3) и уровней выходных г«огическик данных блока 3 <«ред«:дущего (исходно«о) состояния, действующик ня входах 02 — Dm регистра 4, на его выходы Qz — Qm (эпюры а — и первого временного участка, соответствующего едини <>«ому уровню выхода комп;— ратора 1 -- зп<оря а фиг. 3) Появившийся единичный уровень ня выходе г«, регистра 4 (зпюря в фиг, 3), лв «яющийся уровнем выходя нового с<«стояния компаратора, выравнивает логические уровни на входа сумматора 2 и способствует <«олвлению оТриц .тельногo перепада íà, Iп в.. ходе из I3! IOOKOI В НИ" Кйй > b, Таким образом смена разности входных сравниваемых сигналов Х и (вызывает появление на > ыходе cóìì òoðà 2 логическ<;го импуль, а, длительность которого скпэдывается I"3 быстродействия переключения сумматор 2 и регистра 4 (эпюра б фиг. 3). По передне<лу фронту этого импульса осуществллетсл переключение регистра 4. то есть занесение на вь;ходы Qз — Q Этот код на выходе постоянного запоминающего блока 3 действует до тех пор, пока не произойдет смена разности входных сигнаno<3 Х и Y друг относительно друга, Такая смена происходит на втором рассматриваемом временном участке, когда Y> X, В этом случае происходит переключение выходного состояния компаратора 1 устройства из вь«со,.ol0 в низкий, эпюра а второго временного участка, соответствун3ЩЕГО НУЛЕВОМУ ЛОГИЧЕСКОМУ УРОВНЮ ко:.паратора), Такое переключение компарятора 1 вь«зывает а««апоги.ный логический импульс на выходе сумматора 2, поск<>льку на одном его входе действует н, зкии уоовень в>;«хо;3а компяратора 1, соо1<3<.3cT<3ую ций ", настоящему состоянию второго временного участка, а на дру«ом входе сумматора 2 дей«твуе< единияllbll« ло<ический уровень ьыхода 1 регистра 4, являющийся предыдущим выходным состояние>л компаратора 1, которое было запомнено ре истоом 4 на первом временном участке. 1роцесс с бра.-л «;<ил им<«уг«ьса н," 1667234 Таблица 1 выходе сумматора 2 аналогичен рассмотренному ранее, поскольку его возникновение является неравенством состояний выхода компаратора 1, то есть возникновением смены разности уровней входных сравниваемых сигналов X и У, образованный импульс на втором временном сравниваемом участке способствует формированию на адресных входах блока 3 Al — Am адреса А образованного состоянием выхода компаратора 1 второго временного участка и г:ереписанным на выходы Qp — Огп регистра 4 выходного кора блока 3, соответствующего первому временному сравниваемо лу участку (см, эпюры ж — и фиг. 3 второго временного участка). Такигл образом, по лучаемый на выходах Q> — Qm блока ": код 100, соответствующий решению X < Y. получен на основе настоящего сос1Ояг ия выхода компаратора 1 и его состпяниЙ Б предшествующие моменты (см эпюры г е второго временного участка). При новой смене разности входных сравниваемых сигналов, то есть когда X1У, oáðàçóoòoÿ новый переход компаратора 1 из низкого логи <ескго состояния в высокое, что соотве;ствует началу третьего временного участка (см. участок эпюры а фиг. 3, соответсгвующий третьему сравниваемому временному интервалу). Как и в случае первого 1 второго сравниваемых интервалов, на выходе сумматора 2 образуется импульс, способствующий появлению на адресных входах блока 3 адреса Аз, образованного выходным состоянием компаратора 1 на третьем временном интервале и выходным кодом блока 3 предыдущего состояния По действию на адресных входах адреса Аз на выходах 01 — Qm блока 3 появляется код 010, соответствующий решению X Y (см. эпюры а — и фиг, 3, соответствующие третьему временному интервалу}. В табл, 2 указаны возможные решения, принимаемые устройством при выработке соответствующих этим решениям кодов (соответственно графы 2 и 3 табл. 2) на основании отрабатываемых устройством смен состояний выхода компаратора 1 (графа 1 табл. 1) при использовании семиадресного блока 3, Чем больше в сравниваемый временной интервал происходит смена знаков разности входных сигналов X и У, тем 5 больше данных блока 3 принимают участие в выработ решения, тем точнее получаемый резул ьтат Таким образом. 1очность результата ограничивается только емкостью блока 3. 10 Использование в устройстве асинхронного принципа сравнения двух аналогичных величин на основе смены состояний на выходе компаратора увеличивает точность сравнения on сываемого устройства в и 15 раз. где п — вел чина отношения длительности периода к длитсльности импульса управляющего тактового генератора прототипа. 20 Формула изобретения Многоальтернативный аналоговый компаратор, содержащий двухальтернативный аналоговый компаратор, информационные входы которого являются входами ус25 тройства отличающийся тем, что, с «елью повь шения точности сравнения, в него введены постоянный запоминающий блок сумматор по модулю два и регистр временного хранения, при этом выход 30 компаратора подключен к младшему разряду адреса постоянного запоминающего блока, к первому входу сумматора по модулк два и к одному их информационных входов регистра временного хранения, 35 причем соответс1вующий ему выход регистра временного хранения подключен к второму входу сумматора по модулю два, выход которого соединен с синхровходом регистра временного хранения, вход сбро40 са которого подключен к шине внешнего сигнала, остальные входы адреса постоянного запоминающего блока подключены к остальным выходам регистра временного хранения, а соответствующие им входы со45 единены с выходами постоянного запоминающего блока. являющимися выходами многоальтернативного аналогового компаратора. 1б67234 Таблица 2 1667234 Составитель Н. Маркин Редактор Т, Лошкарева Техред М,Моргентал Корректор Э. Эрдейи Заказ 2533 Тираж 474 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101
