Аналого-цифровой преобразователь с автоматической коррекцией функции преобразования

 

Изобретение относится к цифровой электроизмерительной технике и может быть использовано в цифровых измерительных приборах и информационных измерительных системах. Целью изобретения является повышение точности и помехозащищенности аналого-цифрового преобразователя. Поставленная цель достигается тем, что в аналого-цифровой преобразователь вводятся дополнительные блоки, благодаря которым в АЦП с высокой разрешающей способностью (14 разрядов и более), выполненных по последовательно-параллельной структуре, компенсируются, наряду с аддитивной и мультипликативной составляющими погрешности, и нелинейность, вызванная отличием полной шкалы второго АЦП от веса младшего значащего разряда образцового ЦАП. Арифметическое устройство осуществляет за один цикл коррекцию функции преобразования АЦП на величину, много меньшую основной погрешности преобразователя, поэтому случайные сбои и помехи, возникающие на этапе коррекции в измерительном тракте АЦП, практически не влияют на точность преобразования. 1 з.п. ф-лы, 5 ил.

1667246

На фиг, 5 приведен вариант реализации преобразователя 10 с управляемым коэффициентом передачи, состоящего из операционного усилителя 27 и преобразователя

28 кода в сопротивление 28, 5

На фиг. 3 представлены временные диагpBMMbl работы АЦП с автоматической коррекцией преобразования,в которых г)риняты следующие обозначения: 1 -- пуск

АЦП; 2 и 3 — управление входных аналого- 10 вых коммугат ров 1, 4 — пуск АЦП 3; 5— управление цифровым коммутатором 5 6— пуск АЦП 9; 7, 8 и 9 — управление арифметическим устройством 11 по третьему входу;

10 — сигнал готовности данных АЦП. «5

Устройство работает следуюгцим образом.

Перед измерением напряжения г.ооисходит автоматическая коррекци)1 функции преобразования АЦП, которое состоит из 20 трех этапов, На первом этапе компенсируется аддитивная соста)зляющая по) рев ности Р,ЦП. По команде "Пуск АЦП" (диаграмма 1 на фиг, 3) блок 7 управления вырабатывает двухразрядный код 00 (диа)- 25 раммы 2 и 3 на фиг. 3) управления входным анало) овым коммутатором 1, KGTopb!A пода ет на вход первoro АЦП 3 и перьвой вход вычитающего устройства 4 напр .же))ие, равное нулю. По команде блока 7 управле- 30 ния про)лсходит запуск первого АЦП 3 (диаграм)ла 4 на фиг. 3), при этом выходы первого АЦП 3 подключены через цифоовой коммутатор 6 к входу образцового

ЦАП 5 (диаграмма 5 ча фиг. 3). Затем по 35 команде блока 7 управления происходи1 запуск второго АЦП 9 (диаграмма 6 на фиг, 3), который преобргзует вь ходной сигнал вычитающего устройства 4. Полученные коды первого АЦП 3 и второго АЦП 9 an- 40 гебраически суммируются на сумматоре

13 кодов арифметического устройства 11. (Процесс фарллирования выходного кода

АЦП (Мв),)х) из кодов первого АЦП 3 и в1орого

АЦП 9 подробно рассмотрены чиже). Пол- 45 учившийся код сравнивает" я с ц;,фровым эквивалентом нуля, хранящемся в постоянном запоминающем устроГлгтт i, с помощью компаратора 15 кода, Последний вырабатывает один из трех сиГналов "Боль 50 ше", "Меньше", Равно. В;лу гае "Больше" или "Меньша" происходит "декремент" или

"инкремент" соответствено содержимого реверсивного счетч,;Ka 24, При этом блок 7 управления вырабатывает сигнал упрг e 55 ния (диаграмма 7 на фиг. 3), пост пающ)лй только на вторые входы элементов 4 18 и 19

Дополнительный ЦАП 12 пресбр".Byel. ) лфровой код Сл 24 B соотвс) ству з .!)Ую анг) Оговую ве..ич)лну которая компенсирует смещение нуля измерительногo тракта АЦП, При этом величина корректирующего воздействия мно-о меньше веса единицы младшего значащего разряда (ЕМЗР) АЦЯ, например, 1/4 ЕМЗР. Г!роцедура компенсации аддитивной составляюЩей АЦП повторяется до выработки компаратором 15 кода сигнала Равно", который является разрешающим для перехода к второму этапу коррекции.

На втором этапе происходит согласование полной шкалы второго АЦП 9 с весом

ЕМЗР образцовoro ЦАП 5. Ilo комнаде блока 7 управления (диаграклма 5 на фиг, 3) цифровой коммутатор 6 подключает на

B>:opbl управления образцового ЦАП 5 первый выход постоянногo запоминающего устройства 2. в кот о ром хе) ан ится цифровой эквивалент веса идеального ЕМЗР об. разцово о ЦАП 3. Вход АЦП посредством в::одногг анал гоиого коммутатора 1 попрежнему замкнут на нулевую шину (диаграммы 2 и 3 на ф)лг. 3} ПО команде блока 7 уппавления (диа ра) ..1а 6 нг фиг. 3) происходит запуск второго АЦЛ 9, Выходные коды первого АЦГ1 3 (Ns) и второго АЦП 9 (Ng)

2nãâÜpBè÷eoêè суммируются на сумматоре

1 3 кодов ар)лфмети" еского ус, рОйства 1 1, );омпаратор 16 KQAB c,paB)) BBBT выходной код сумматора 13 кодов с цифровым эквивалентом нфса идеально) о ЕМЗР образцового

ЦАП 5, Обработка выходных компараторов

1G кода аналоги на рассмотренной выше, Блок 7 управления вырабатывает сигнал управления (диаграмма 8 на фиг. 3), поступаю)ций на вторые входы элементов И 20 и 21. скорректированный цифровой код реверсивного счетчика 25 поступает на втсрой вход преобразователя 10 с управляемым коэффициентом передачи. Процедура компенсации мультипликативной погре .-:ности АЦП 9 повторяется до тех пор, пока выходной код сумматора 13 кодов не сравнивается с цифровым эквивалентом веса идеального ЕМЗР образцового ЦАП 5, Величина корректиру)о)цего воздействия так же как и на первом этапе коррекции, много меньше веса ЕМЗР АЦП, например, 1 8 ЕМЗР. П,.)и этом изменяется наклон харзктеристики второго АЦП 9, обеспечивая в конечном счете согласование характеристик образцовс го ЦАП 5 и второго АЦП 9, а фу»кция пр;-Образования всего АЦП станов+тся л)лней:..—."., без разрывов (фиг, 4).

На т))етье)") эггпе по команде От блоков

7 „правя. лия (диаграммы 2 и 3»à фиг. 3) входнои аналоговый коммутатор 1 под. кл)очает на вход AIIU калибровочное нгпояжение Uo. Од.)овГеменно цифровой ко1 м" > "- - o) 6 ц)лагог)л) "."" 5 н". »)лг 3 под i

16672 6

55 ключает выходи первого АЦП 3 к входу образцового ЦАП 5. По команде от блока 7 управления (диаграммы 4 и 6 на фиг, 3) первый АЦП 3, а затем второй АЦП 9 преобразуют соответственно Uo и выходной сигнал вычитающего устройства 4. Выходные коды первого и второго АЦП алгебраически суммируются на сумматоре 13 кодов. Компаратор 17 кода сравнивает получившийся выходной код с кодом No, соответствующим идеальному преобразованию и хранящимся в перепрограммируемом постоянном запоминающем устройстве 14.

Использование последнего обусловлено необходимостью периодической перезаписи эталонного кода, соответствующего Uo, вследствие наличия прогрессирующей систематической составляющей погрешности у регулируемого источника образцового напряжения.

Процесс обработки выходных сигналов компараторов 17 кода аналогичен рассмотренному выше для первого этапа коррекции, Величина корректирующего воздействия так же, как на первом и втором этапах коррекции, много меньше веса

ЕМЗР АЦП, например, 1/4 ЕМЗР. Управляющее воздействие на регулируемый источник образцового напряжения 8 происходит до тех пор, пока коды N og< и йо не сравняются. При этом компенсируется мультипликативная составляющая погрешности всего

АЦП беэ нарушения согласования характеристики образцового ЦАП 5 и второго АЦП

9. Последнее происходит вследствие того, что при изменении выходного напряжения регулируемого источника 8 образцового напряжения пропорционально меняется выходное напряжение преобразователя 10 с управляемым коэффициентом передачи, а следовательно, и наклон характеристики второго АЦП 9, Регулируемый источник 8 образцового напряжения может быть реализован на основе обычного источника образцового сигнала, состоящего иэ параметрического стабилизатора и операционного усилителя, и с использованием умножающего ЦАП.

После изложенной коррекции функции преобразования АЦП готов к преобразованию измеряемого напряжения Ux, которое происходит следующим образом. По команде от блока 7 управления (диаграммы

2 и 3 на фиг, 3) входной аналоговый коммутатоо 1 подключает на вход АЦП измеряемое напряжение 0, при этом выходы первого АЦП 3 подключены через цифровой коммутатор 6 (диаграмма 5 на фиг. 3) к входу образцового ЦАП 5. После аналогоцифровогс. преобразования первого АЦП 3

40 и второго АЦП 9 (диаграммы 4 и 6 на фиг. 3) полученные коды ел гебраически суммируются на сумматоре 13 кодов арифметического устройства 11. Примеры формирования выходного кода АЦП (Nssx) рассмотрены в таблице, где приняты следующие обоэначения: 1ч1 — код первого АЦП 3, N2 — код второго АЦП 9 - разряды. добавляемые к выходным кодам первого АЦП 3 и второго

АЦП 9.

Предложенное устройство является двухполярным, поэтому первый АЦП 3 и второй АЦП 9 включены в двухполярный режим. При этом старшие значащие разряды (C3P) первого АЦП 3 и второго АЦП 9 указыаают на полярность их входного напряжения. Кроме того, для устранения погрешности первого АЦП 3 и динамической составляющей погрешности АЦП, которвя возникает вследствие неодновременного срабатывания первого ИЦП 3 и второго

АЦП 9, полная шкала последнего соответствует весу двух ЕМЗР образцового ЦАП 5.

Таким образом, младший значащий разряд первого АЦП 3 равен по весу разряду следующего за С3Р второго АЦП 9.

Блок 7 управления содержит тактовый генератор, распределитель импульсов с выходным дешифратором, пересчетное устройство на счетчиках, управляющее работой ариф . етического устройства 11, Распределитель .мпульсов управляет по жесткой программе входным аналоговым коммутатором

1, первым АЦП 3, цифровым коммутатором

6, вторым АЦП 9, Запуск программы осуществляется командой "Пуск", Рассмотрим теперь более подробно получение положительного эффекта в предложенном устройстве.

При отсутствии погрешностей блоков

АЦП еес двух ЕМ3Р образцового ЦАП 5 (qi) равен полной шкале второго АЦП 9, т.е.

qi = Nzqz, где Мг — выходной код второго АЦП 9;

Чг — вес младшего значащего разряда второго АЦП 9, Тогда

МЧ1+ ЙгЧг = ИЧг (1) где N> и 1чг — выходные коды первого АЦП 3 и второго АЦП 9 соответственно;

N — идеальный выходной код АЦП.

В случае отсутствия преобразователя 10 с управляемым коэффициентом передачи, цифрового коммутатора 6, постоянного запоминающего устройства 2 и дополнительного ЦАП 12 мультипликативная составляющая погрешности второго АЦП 9 у>

1667246 (фиг. 4) не устраняется, Более того, к ней добавляется, в случае компенсации только аддитивной и мультипликативной составляющих погрешности АЦП, мультипликативная составляющая погрешности образцового 5

ЦАП 5 — y, В результате выражение (1) принимает вид

N1q>+(1+Ps+)s )1гчг = Й ср, (2) где N — выходной код АЦП с учетом мультиl пликативных составляющих погрешности второго АЦП 9 и образцового ЦАП 5, Из выражений (1) и (2) можно получить абсолютную погрешность результата преобразования АЦП А

Л= N Q1 — Nö = Мцг()4+ js i

Например, в случае использования в качестве первого АЦП 3 и второго АЦП 9 микросхемы типа К1108ПВ1А, а в качестве образцового LlAtl 5 — шести старших разрядов микросхемы типа К427ПА1, суммарная 25 погрешность преобразования равна: б

)я +)мин л Ог4 + 0 1

+ 0,01 = 0,018 (Я, где ) мин — погрешность линейности второго

АЦП 9, 35

) — погрешность образцового ЦАП 5.

При использовании упомянутой коррекции функции преобразования АЦП погрешность у результата преобразования уменьшается до 0,0087ь.

Положительный эффект достигается за счет того, что после устранения аддитивной составляющей погрешности устройства с помощью дополнительного ЦАП компенсация мультипликативной составляющей по- 45 грешности всего устройства с помощью регулируемого источника образцового напряжения не нарушает согласования характеристик образцового ЦАП и второго АЦП, достигнутого с помощью преобразователя с 50 управляемым коэффициентом передачи, цифрового коммутатора и постоянного запоминающего устройства. Рассогласование характеристик ЦАП и второго АЦП приводит к увеличению нелинейности функции преобразования всего АЦП, а следовательно, к снижению точности.

Кроме того, за счет выполнения схемы арифметического устройства с использованием перепрограммируемого постоянного запоминающего устройства, трех компараторов кода, шести элементов И и трех реверсивных счетчиков можно повыситЬ помехозащищенность АЦП, поскольку коррекция функции преобразования осуществляется за один цикл на величину, много меньшую абсолютной погрешности АЦП.

Поэтому случайные сбои и помехи, возникающие на этом этапе в измерительном тракте

АЦП, практически не влияют на качество настройки преобразователя и точность преобразования.

Формула изобретения

1, Аналого-цифровой преобразователь с автоматической коррекцией функции преобразования, содержащий входной аналоговый коммутатор, первый и второй информационные входы которого являются соответственно входной шиной и шиной опорного напряжения, а выход подключен к информационному входу первого аналогоцифрового преобразователя и первому входу вычитающего устройства, выход регулируемого источника образцового напряжения соединен с входом опорного напряжения образцового цифроаналогового преобразователя, выход которого подключен к второму входу вычитающего устройства, выход которого соединен с информационным входом второго аналогоцифрового преобразователя, выходы первого и второго аналого-цифровых преобразователей.подключены к первому и второму входам арифметического устройства соответственно, с первого по четвертый.выходы блока управления подключены соответственно к входам управления входного аналогового коммутатора, первого и второго аналого-цифровых преобразователей и третьему входу арифметического устройства, а вход является шиной запуска, первый выход арифметического устройства является выходной шиной, второй выход соединен с входом регулируемого источника обраэцовогонапряжения, отличающийся тем, что, с целью повышения точности, в него введены преобразователь с управляемым коэффициентом передачи, цифровой коммутатор, постоянное запоминающее устройство и дополнительный цифроаналоговый преобразователь, причем преобразователь с управляемым коэффициентом передачи включен между выходом регулируемого источника образцового напряжения и входом опорного напряжения второго аналого-цифрового преобразователя, а первый и второй информационные входы цифрового коммутатора подключены к выходам пер1667246

10 вого аналого-цифрового преобразователя и первому выходу постоянного запоминающего устройства соответственно, вкодуправления цифрового коммутатора соединен с пятым выходом блока управления, выходы подключены к информационным входам образцового цифроаналогового преобразователя, второй выход постоянного запоминающего устройства подключен к четвертому входу арифметического устройства, третий выход которого подключен к входу дополнительного цифроаналогового преобразователя, выход которого соединен с третьим входом вычитающего устройства, четвертый выход арифметического устройства соединен с входом управления пребразователя с управляемым коэффициентом передачи, пятый выход является шиной режима, а третий информационный вход входного аналогового коммутатора— общей шиной, 2. Преобразователь по и, 1, о т л и ч аю шийся тем, что арифметическое устройство выполнено на сумматоре кодов, перепрограммируемом постоянном запоминающем устройстве, трех компараторах кода, шести элементах И, трех реверсивных счетчиках, ричем выход сумматора кодов подключен к первым входам компараторов коДа. вторые входы råðâolî и второго компараторов кода являются четвертым вхо5 дом арифметического устройства, к вгорому входу третьего компаратора кода подключен выход перепрограммируемого постоянного запоминающего устройства, первый и второй выходы компараторов ко10 да через соответствующие элементы И подключены соответственно к суммирующему и вычитающему входам соответствующих трех реверсивных счетчиков, выход первого реверсивного счетчика является третьим

15 выходом арифметического устройства, выход второго реверсивного счетчика — четвертым выходом арифметического устройства, выход третьего реверсивного счетчика— вторым выходом арифметического устрой20 ства, третьи выходы компараторов кода являются пятым выходом арифметического устройства, вторые входы элементов И попарно объединены и являются третьим входом арифметического устройства, а

25 первый и второй входы сумматора кодов— первым и вторым входом арифметического устройства.

1667246

Vx

Uo

1667246

Составитель В. Махнанов

Техред М.Моргентал Корректор Э. Лончакова

Редактор М. Циткина

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина. 101

Заказ 2533 Тираж 466 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5