Пороговый декодер сверточного кода

 

Изобретение относится к технике связи и может быть использовано для цикловой синхронизации высокоскоростных сверточных кодов при передаче информации по дискретным каналам связи. Целью изобретения является расширение области применения за счет использования высокоскоростных сверточных кодов и повышение помехоустойчивости устройства. Применение предлагаемого устройства в системах передачи дискретной информации, использующих высокоскоростные систематические сверточные коды, позволит существенно сократить потери информации при вхождении в синхронизм. Пороговый декодер сверточного кода содержит регистр 1 сдвига, вычислитель 2 синдрома, сумматор 3 по модулю два, регистр 4 неравнозначности, пороговые блоки 5 и 6, дешифратор 7, анализатор 8 синдрома, блок 9 ключей, блок 10 коррекции, распределитель 11 циклов. 1 з.п. ф-лы, 5 ил.

СОГОЗ СОВЕ ICKVIX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (з1) Н 03 М 13/12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

) . з (21) 4738973/24 (22) 21.09.89 (46) 30.07.91. Бюл. N 28 (72) Ю.И.Николаев, Ю.В.Щербина и И.В.Чистяков (53) 621.394.14 (088.8) (56) Авторское свидетельство СССР

М. 1213491, кл. Н 03 M 13/12, 1984.

Авторское свидетельство СССР

М 1046958, кл. Н 03 M 13/12, 1981, (54) ПОРОГОВЫЙ ДЕКОДЕP СВЕРТОЧНОГО КОДА (57) Изобретение относится к технике связи и может быть использовано для цикловой синхронизации 8blcoKocKopocTHHx сверточных кодов при передаче информации по дискретным каналам связи. Целью., . Ы, 1667264 А1 изобретения является расширение области применения за счет использования высокоскоростных сверточных кодов и повышение помехоустойчивости устройства. Применение предлагаемого устройства в системах передачи дискретной информации, использующих высокоскоростные систематические сверточные коды, позволит существенно сократить потери информации при вхождении в синхронизм. Пороговый декодер сверточного кода содержит регистр

1 сдвига, вычислитель 2 синдрома, сумматор

3 по модулю два, регистр 4 неравнозначности, пороговые блоки 5 и 6, де.1ифратор 7, анализатор 8 синдрома, блок 9 ключей, блок

10 коррекции, распределитель 11 циклов. 1 з.п.ф-л ы, 5 ил.

1 ° 0

ЬЭ ()с

1667264

Изобретение относится к технике связи и может быть использовано для цикловой синхронизации высокоскоростных систематических сверточных кодов при передвче дискретнои информации по каналам связи.

Целью изобретения является расширение области применения за счет использования высокоскоростных сверточных кодов и повышения помехоустойчивости устройства.

На фиг. 1 представлена блок-схема порогового декодера сверточного кода; на фиг, 2 — возможный вариант технической реализации регистра неравнозначности. соединенного с двумя пороговыми блоками; на фиг. 3 — временные диаграммы, поясняющие работу распределителя циклов; нл фиг, 4 — возможный вариант технической реализации анализатора синдрома; на фиг.

5 — вариант выполнения распределителя циклов.

Устройство содержит регистр 1 сдвига, вычислитель 2 синдрома, сумматор 3 по модулю два, регистр 4 неравнозначности, пороговый блок 5, пороговый блок 6, дешифратор 7, анализатор 8 синдрома, блок

9 ключей, блок 10 коррекции, распределитель 11 циклов.

Регистр 1 сдвига совместно с вычислителем 2 синдрома и сумматором 3 по модулю два представляет собой кодирующее устройство, преобразующее принимаемую последовательность символов в соот ветствии с образующими полиномами высокоскоростного сверточного кода. Отличительной особенностью этого устройства является то, что оно выполнено методом перемежения по-степени, что определяет по(п1 - 1)-1 разрядов регистра сдвига 1, где

m — максимальная степень членов образующих полиномов. Число сумматоров по модулю два вычислителя 2 синдромов определяется ненулевыми коэффициентами используемых образующих полиномов На выходе такого кодирующего устройства будут появляться, чередуясь с тактовой частот<<й приема, символы сразу по синдрома

S (D), (k = 1,. „и<), которые поступают на

«) вход регистра 4 неравнознлчности.

Регистр 4 неравноэначности. в отличие от регистра 1 сдвига, имеет (п,(сл -l 1)- 15-an разрядов, где ггопределяется величиной зачетного интервала, предназначен для запоминания символов синдрома с цельк< последующего фоомировэния иэ них векторов ошибок Е<, )(0), необходимых для коррекции информационной последовательности 1 (D) и этих„же векторов, задержанных на а б ртактов (Х r«((Р)(умножение (1

rhr3„ на D с математическои точки зрения оэнл чает эадержкч каждого символа последоваР) тельности F« (D) на (» n тактов), с целью использования их для подсчета числа

5 ненулевых символов в этих векторах на анализируемом зачетном интервале. Соответствующие выходы первых его (по(п<< 1)— 1) разрядов соединены с первым пороговым блоком 5, а последние (по(m <- 1) — 1)

10 выходов его разрядов соединены с выходами второго порогового блока 6.

Первыи пороговый блок 5 служит для формирования последовательностей векторов ошибок Е (D). (К = 1, .Äno) (I = 1,...no — 1).

15 Он содержит np — 1 мажоритарных элементов, с выходов которых, чередуясь, поступают символы этих последовательностей, причем правильному разделению KBHBI

2Q Тр последовательности, которые считываются нл синхронных тактах рлбо<ь< Они обнару;киваются по ми< имлльнои част«< . в них еди н ич << ых сим волов.

Второй пороговыи блок 6 тоже формирует последовательнос1и векторов ошибок, но задержанные нэ а по тактов и Е<, (0).

„,» л.

Дешифратор 7 анализирует состояние счетчиков анализатора 8 и в случае, когда в п, 1 из них наступает перс олнение и толь3(1 ко в одном перепогнения не произойдет, ok определяе«<омер этого счетчика (соответствчющий номеру I — 1 последовательносги

Е« (Р) и выдает сигнлл об этом на соответствующии вход рлспределигелч 11 циклов

35- о необходимости задержки выход< ой rloследовагел -нос l,«àí lëü<

Анализлт<р 8 синдрол1л производи< нсдсчет числа единичных символов в последовательностях векторов ошибок Е<(I(D) на

- (1) длине за <етного интервала и фиксацию флк— та достижения этим числом порогового значения /3п в каждои последовательности. Где

/3> — пороговое значение. по которому делается вывод о наличии или огсутствии синхронизма. Эта величина определяется следующими соображениями, Во-первь<х. появление максимально возможного пакета ошибок, с точки зрения корректирующей способности выоранного кода, на длине зачетного интервала г» в последовате

Р,, при анализе зачетного интервала а, принадлежащего последовательностям

S1(0) и Sz(D).

Анализатор 8 синдрома включает ио пересчетных блоков 12,1 — 12.по для подсчета числа единичных символов в каждой из последовательностей, каждый из которых содержит элементы 13 и 14 "Запрет", элементы ИЛИ 15 и 16, элементы И 17 — 20 и реверсивный счетчик 21.

Блок 10 коррекции предназначен для одновремен ной коррекции информационных символов, принадлежащих одному элементарному блоку используемого сверточного кода.

Распределитель 11 циклов формирует тактовые импульсы. обеспечивающие сдвиг информации в ячейках памяти устройства, осуществляет задержку выходной информационной последовател ьности на число тактов, необходимое для восстановления синхронизма, вырабатывает управляющий сигнал на блок 9 ключей для осуществления коррекции информационной последовательности в блок 10 коррекции и осущ сTвляеT генерацию выравнивающих синхроимпульсов выходной информационной после-.довательности 1 (D), Он содержит счетчик 22 импульсов, регистр 23 сдвига (в общем случае число e .ãî разрядов равно n ), группу 24 элементов задержки (в общем случае их число равно

no), первую и вторую группы 25 и 26 элементов И (их число в каждой группе также равно п ), первый и второй элементы ИЛИ 27 и 28, регистр 29 сдвига (в общем случае число его разрядов равно (no -- 1)no), элемент 30 задержки и генератор 31 тактовых импульсов.

Рассмотрим работу устройства на примере дефинитного (не имеющего обратной связи) сверточного декодера со скоростью R = 2/3, и образующимися полиномэми f1(D) =1-0 D; fz(D)--1+ 0 + D

Устроиство работает следующим образом.

В исходном положении регистр 1 сдвига, регистр 4 неравнозначности и счетчики

21 пересчетных блоков 12.1 — 12.п> устанавливаются в нулевое состояние. В регистр 23 сдвига распределителя 11 циклов записывается комбинация "100" (в общем случае число разрядов в комбинации равно ио, а единица будет записана только в первом разряде), а регистр 29 сдвига записывается комбинация "100100" (в общем случае число разрядов в комбинации будет равно (no — 1)по и единицы будут записаны в каждый иоо-й разряд начиная с первого; так, например. если скорость кода R = 3/4, то

5 общее число разрядов регистра будет иметь вид 100010001000). Генератор 31 тактовых импульсов, входящий в состав распределителя 11 циклов, вырабатывает импульсы тактовой частоты, вдвое превы10 шающей тактовую частоту приема канальных символов (в общем случае частота генератора 31 равна (по — 1)ткан. где 1кан— частота приема канальных символов), которая делится в два раза (или в общем

15 случае в (п — 1) раз) счетчиком 22, и поступает на синхровходы регистра 1 сдвига, регистра 4 неравнозначности и блока 10 коррекции. На вход устройства поступает избыточная последовательность информационных и проверочных символов

Ij 1; l .2; Pj; II+1 1, Ij+1 2; Р1+1, 1)+2,1; II+2 2

Р j+2

25 закодированная избыточным сверточным кодом.

Эта последовательность поступает на вход регистра 1, выходы которого соединены с входами вычислителя 3 синдрома так, 30 что на каждом первом такте на его выходе будут появляться символы пс "ледовательности

Х1{0) =- I1(O)f1(0) + Iz(O)fz(D) +

3 1

+ E 1(O)f1(O) + Ez(D)f2(D)

На каждом втором и третьем тактах формируются символы последовательностей

X2(D) =- I2(D)f2(O) + P(O)f2(0) +

- E2(D)f1(O) + Eg(D)f2(D);

Хз(0) = P(D) f 1(0) + I 1(D) fz(D) +

1- Ез(Р)11(0) + E1(D)fz(D)

50 соответственно. Символы этих последовательностей поочередно поступают на первый вход сумматора 3 по модулю два, на второй вход которого с входа устройства также поочередно поступают символ ы последовательностей I1(O), Iz(D), P(D), Складываясь соответственно с последовательностями Х1(О), Х2(О), Хз(0), они образуют синдромы (0) = E1(D)f1(D) + E (D)fz{D) + Ез(0), 1667264 (2)(0) -- I2(D)fi(D) + E?(D)f!(0) +

+ P(D)f2(D) + EQD)f2(0) + I!(0) E !(О);

)(О) = P(D)f!(D) > Ез(0) 1(0) "

+ I1(D)f2(D) + E1(0)12(0) + 12(0) - E2(0).

При этс>м только последовательность синдрома (О) будет соответствовать синхронному разделению канальных символов и может быть использована для формирования последовательностей векторов ошибок

E1(D) и E2(D), накладываемых на последовательности 12(0) и 12(0) соответственно. Из последовательностей S (0) и S (D) на не(2) (3) синхронных тактах будут соответственно формиро><втесв восле(гово<еле ° ости

Е< (D). Ez (<<), Е< (D), Fg (О). >)елее сим волы Сиидромое S )((>), S" (D). S(((>1 с ве <о да сумматора 3 по модулю два поочередно поступает в регистр 4 неравнозначносги первые по(+1) — 1 =- 3(8+ 1) — 1 = 26 разрядог которого соединены с входами мажоритарных элементов 5-1, 5-2 порогового (лг>«а 5 в соответствии со структурой обр«зу«>щих полиномов сверточного кода f<(D) и (2((>), B последние и26и его разрядов точно гак ж; соединены с соответствующими входами мажоритарных элементов 6-1 и 6 2 г>орс>(о.

Boro блока 6. B результате на вь<ход«х (I(рвого порогового блока 5 будут <4.; >едуясь появляться последовательности ЕI (D), (к—

-.(=1,...,по — 1). а на выходах второго порог;>вого блока 6 будут в таком же пор«д«<= появляться символы этих же последов«тельностей, но задержанные по времени н«Г Г, тактов, что с мате<(атической точки зрения

/<л

СООтВЕтСтВуЕт уМНОжЕНИЮ Íà D"" тО ЕС<ь

0 ""Е "(0).

При наличии синхронизма. B случае, когда частота ошибок в канале связи нг< и ревышает корректирующей способности кода. на каждом первом такте вероятность воз никновения еди> ичного символа в последовательностях E! (D) и E2 gi) равна Р . В

1) 1) (2) последовательностях Е1-(D), Е2 (0), E I (D), Ез(0), формируемых на несинхронных тактах (втором и третьем), частота возникновения единичных симвс>ов определяется частотой появления символа в информационной последовательности и изменяется, как правило, в пределах 0,30,5. Подсчитывая число ненулевых символов в этик последовательностях. можно определить ту из них, которая соответствуссинхронному разделению входной последовательности канальных символов V(D). Б предлагаемом устройстве эту функцию выполняют анализатор 8, дешифратор 7 и р«Г,— пределигель 11 циклов. Символы последов (<1 вагельностей FI< 1())) с выходов первого (.oporoBoIo блок«5 поступают на нходы анализатора 8, включающего пересчетные

5 блоки 12,1-12.по, задача каждого из которых заключается в подсчете числа единичнык символов в соответствующих пос>)Г-довательностях на длине зачетного интер«зла а. 1ак. например, в момент вреI0 мени, соответствующий приходу j-ro информационного символа входной последоваlpëüности канальных символов, синхроимпульсы СИ1 (фиг. Зд), поступающими от распредели»еля 11 циклов. поочг15 редно открываются элементы И 17, 18, и через элементы ИЛИ 15 и "Запе»ет 13 символы последовательностей Е< (D) и F2 )(01 !) поочередно поступ«ют на -.у<лмирую<ций

;х", IрBвс>«;ивн >(о<. i и«а 21, где прс>исхг.0 дИГ ИК or

С(т! 1, «О ЗадГрж«Н> Н<3 ОДИ<1» а«Т ОСНОЕ)

НОй Ч«С Г:.(Ы Г: НЕР«ГС Па ", <» «Р <()(дЫК <1(ПУл;, <,Or3, O iKpbl B«IO» Bii т<<;.<1-. Ь< И 1 3 I<< 2 1< а

<е(»е. <<их и B IPìB(<<ы ИЛИ 16 и < 1 "3;..—

ПГЕ», (;ОС Ереднс С; ВЕ< >,iO>B В СгрОГО ПГ)рОГС>" С(!. .)ЛОК« <> ((ОС»У(l« О(ПГ)<.II(.Д()(т:3(< ЛЬНО< l <1

П ЕI! <(01 и 0 Е2()(О). При этом «се><енты :;«<)рс..т !3 l" I4 з«.»)ге(.<Где> ис единичнь«4 Г <во»oH на сумЗГ> (.и<-у<о«Е()< и нь ч(<т«ю<ци)о ir.b р(3(еpсиnI- .«! Г« ; 1 .иг". .1 Таким (»боазо>л, г< снеr чике

2 I б»" i >(. > с <<н><0 "p «<4«< (t ГЯ информация

<и )IB (.. « liH< iB< !i I си(леолов Б (<,Ã>»<. »Г ва

iP.,»<.rод><ие а такi ов.

Упp;>B(I"; ощ:<е си><х(<Г)и<лп;-<ьс t,i СИ 1 (а)

- ", . т> «. с < 1< !.((- и а o ; i< 1 а « < т И >> )

Ефи(. Зд, З) фс!. <НГ>«>iÑ< СЛЕду; (р(г,(Обр:<.ом

4() .. И<4 X)3 > 1M ПУ» bСЬ< С -1«С ic T Ой i< (>ИГ i т<,» К 3 наль <ых символов (г<ь<хода с-н. (чика 22 i»оступают «а синхровход регистра 2": сдвига, обеспечивая циклический сдвиг записанной в .<ем комбинации "100". Бл(3(одар>» этому на выходах регис» ра 23 сдвига появляются

>ри последовательности синхроимпульсов, следующие с частотой, Bropoe меньшей кBнальной частогы приема, и сдвину<ые одна относительно другой на один гакт этой ча"(orb<(4>ar. Зд, е. ж). П>оследова>ельность си>лволов, посT>(п«ющ«я с вbtходов I»арвоi о разряда регистра 23 сдви(а (фиг. Зд), и обра<ует послсдг>(ательнэсгь с<;><хроимг уль<.оВ

СИ t, которые;<ос <упают н«соо(ветс»вуюeне иг. ЗД1; з«Д Ржкой чеРез зл<емент з,>ДеР, ки группы 24 (фи(. Зз). Последова>.лннос»и!".(нхрои;<пуп<,сов СИ II (;И III (,.1>< Зе, <;, к, ll), i>oo", ól»B«)tt(èÐ с BT(!poi o и те ";i bp o

Bt.<кодо(г>е(истр«23 Где< га сос тв<-тствен

166 <264

1О

55 но. подаются на входы пересчетных блоков

12 1 -12.п„, обеспечивая подсчет ненулевых символов в посл уовательностях F! (D), (2)

Е()(D), Еi()(D), Ег (О).

После приема каждого канального симRoëà на выходах анализатора 8 будет счи1ываться комбинация из по символов, каждый из которых соответствует одному из возможных вариантов разделения входной последовательности канальных символов на элементарные блоки сверточного кода, причем <<рг<вильному разделению будет cooTBeт«гвое. >ь символ "0", а неправильному— сил«ол ", . Другими словами, в данном усTpoAcI>

<акому состоянию будет соответствовать комбинация из одного нуля и по-1 единиц, причем положение этого нуля в комбинации

by<«,E.f однозначно указывать, на сколько та>;тов необходимо произвести задержку входной последовательности KBHBllbHhlx сиMBo/loB для восстановления синх.ронного

<.пото«ни«. Эта ко>лбинация B <алиэируе <-.я в д> BB! gpB fope 7, подключая соптветстеующии >эь< ход регистра 23 через элемент ИЛИ

27 к Входу блока 9 кл>очеи и о; крыв-<«в<о в л.-,.менты <<ояеления на ВыхОдах первого пэ

p ÃОЕОГО бЛОКа 5 СИMBОЛОВ ПОСЛЕдОВатг нос>ей Е! (О) и E-. (О). Ьлагодаря этол<у

>1 (!) обеспечивается правильная коррекция гимВолов п<эследовательностей !<(О) и (D) В момент их э; писи В блок 10 коррекции. Синхроимпу«ьсы от генератора 31 тактов>лх ил< пульсов поступают на синхровход рег:

"100100" и появле><ие на его соответствующИ; ВЫХпдЭн ПОСЛЕдОВатЕГЬНОСтЕй СИНХрОимп л,сов с частотой В трое ниже частоты самого

<оследоеательности подаются на первые входы э<<ементо. И груг<пы 26, вторые Входь<

Kofopux подключены K выходам дешифратора 7. При с бнаружении фаз< Во<о положения, де»>ифратор 7 открывает с<эсветствую<пий элемент И группы 26. одна из пос <еде Вательностей выходных символов, соответствующая фазоеому ложе><ию, по".TyfИ

28 и элемент 30 задержки на один из входов б loKB 10. обес;<е

20 15

q5

4С

50 получателю с равномерными промежутками времени.

Применение ус< ройства в системах передачи дискретной информации, использующих высокоскоростные сверточные коды, позволит сократить информации при вхождении в синхронизм.

Формула изобретения

1. Пороговый декодер сверточного кода. содержащий регистр сдвига, параллельные выходы которого подключены к входам вычислителя синдрома, выход которого соединен с первым входом сумматора по модулю два, второй вход которого объединен с информационным входом регистра сдвига и является информационным входом порогового декодера, выход сумматора по модулю два подключен к информационному входу регистра неравнозначности, первые выходы которого подключены к входам первого порогового блока, отличающийся тем, что, с целью расширения области применения за счет использования высокоскоростных сверточных кодов и повышения помехоустойчивости порогового декодера, в него введены второй пороговый блок, блок ключей, анализатор синдрома, дешифратор, блок коррекции и распределитель циклов, первый выход которого подключен к входам синхронизации блока коррек ии. регистра сдви а и регистра неравнозначности, вторь<в выходы которого подкл><учены к входам

Второго порогового блока, выходы которого

ПОДКЛЮЧЕНЫ К ПЕРВЫМ ИНфОРМаЦИОННЫМ

Входам анализатора синдрома, выходы которого подключены к соответстеую<цим входам дешифратора, выходы которого соединены с соответствующими первыми еходал<и распределителя циклов, второй-пятыи Выходы которого подключены соответственно к первому- третьему входам синхронизации анализатора синдрома и первому входу блока ключей, выходы первого порогового блока подключены к вторым информационным входам анализатора синдрома и вторым входам блока ключей, выходы которого и шестой выход распределителя циклов подключены к сботверствующим управляющим входам блока коррекции, последовательный выход регистра сдвига подключен к информационному входу блока коррекции, выход которого являе.сВ выходом устройства, второй вход распределителя циклов является установоч,<ым входом устроистеа.

2. Декодер по п, 1, от л и ч à ю щийся тем, что распределитель циклов содержит генератор тактовых импульсов, счетчик импульсов, первый и Второй регистры сдвига, 1667264

12 оС По

Е, (DP fz (II) D"» E, (D) D Ei(0) Фиг Р группу элементов задержки, первую и вторую группу элементов И, первый и второй элементы ИЛИ и элемент задержки, выход генератора тактовых импульсов подключен к входам синхронизации первого регистра 5 сдвига и счетчика импульсов, выход которого подключен к входу синхронизации второго регистра сдвига и является первым выходо1л блока, первые входы одноименных элементов И первой и второй групп обьеди- 10 нены соответственно и являются первыми входами блока, установочные входы генератора тактовых импульсов и первого и второго регистров сдвига объединены и являются вторым входом блока, выходы первого реги- 15

55 575757 SJ SJ SJ $1 $1 51 Sp Sp Sp

1 3 7 1 J 7 1 J 7 1 J 7 f стра сдвига подключены к вторым входам элементов И второй группы, выходы которых подключены к входам второго элемента

ИЛИ, выход которого подключен к входу элемента задержки, выход которого является шестым выходом блока, выходы разрядов второго регистра сдвига подключены к вторым входам соответствующих элементов И первой группы и являются непосредственно и через соответствующий элемент задержки группы соответственно вторым, третьим и четвертым выходами блока, выходы элементов И первой группы подключены к входам первого элемента ИЛИ, выход которого является пятым выходом блока. (dgp11S1t 57 S7 SJ SJSy - 51515! 1о5о 5ю)

"о- 71 З 71 5 71 1г1 171

1бг)72б4

151Б «, Составитель О.Тюрина

Puz S

Редактор А.Маковская Техред M.Mîðãåíòäë Корректор В.Гирняк

Заказ 2534 Тираж 461 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент". г. Ужгород, ул.Гагарина, 101