Система управления испытаниями изделий на случайную вибрацию

 

Изобретение относится к испытательной технике и предназначено для использования при испытаниях изделий на случайную вибрацию. Цель изобретения - увеличение точности соблюдения режимов испытания изделий на случайную вибрацию. Для этого осуществляют контроль уровней нагружения в двух точках конструкции фиксируемыми вибропреобразователями 7, 8 по среднеквадратичному значению спектра плотности мощности вибропараметра в каждой частотной полосе управления, вычисляемому в вычислительном блоке 1. При этом для параллельного вычисления составляющих спектра используется процессор 12 БПФ. 1 ил.

СОК)3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) ()() (51)5 G 01 М 7/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ( V

О

3 ос

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ (21) 4424979/25 (22) 21.03.88 (46) 15.08.91. Бюл. М 30 (72) В,Б.Дрь чак, Н.В,Матюха, В.Н.Сергеевич и С.В.Щипунов (53) 620.178 (088,8) (56) Авт(;ское свидетельство СССР

М 8384 . 3, кл. G 01 М 7/00, 1969. (54) СИСТЕМА УПРАВЛЕНИЯ ИСПЫТАНИЯМИ ИЗДЕЛИЙ НА СЛУЧАЙНУЮ ВИБРАЦИЮ (57) Изобретение относится к испытательной технике и предназначено для использования при испытаниях иэделий на случайную вибрацию. Цель изобретения— увеличение точности соблюдения режимов испытания изделий на случайную вибрацию. Для этого осуществляют контроль уровней нагружения в двух точках конструкции фиксируемыми вибропреобразователями 7, 8 по среднеквадратичному значению спектра плотности мощности вибропараметра в каждой частотной полосе управления, вычисляемому в вычислительном блоке

1. При этом для параллельного вычисления составляющих спектра используется процессор 12 БПФ. 1 ил.

1670461

Изобретение относится к испытательной технике и предназначено для использования в машиностроении при испытаниях изделий на случайную вибрацию.

Цель изобретения — увеличение точности соблюдения режимов испытания изделий на случайную вибрацию путем контроля уровней вибронагружения в двух точках конструкции или испытательной оснастки по среднему значению спектра плотности мощности вибропараметра в каждой частотной полосе управления.

На чертеже изображена структурная схема предлагаемой системы.

Система управления испытаниями иэделий на случайную вибрацию содержит вычислительный блок 1 (например, микро-ЭВМ} блок 2 циклической выдачи, цифроаналоговый преобразователь 3, блок

4 перемножения, генератор 5 узкополосного шума, возбудитель 6 колебаний, вибропреобразователи 7 и 8, аналогоцифровые преобразователи 9 и 10, коммутатор 11 и процессор 12 быстрого преобразования

Фурье (БПФ), информационный выход вычислительного блока 1 подключен к входу блока 2 циклической выдачи, выход которого подключен к входу цифроаналогового преобразователя 3, выход которого подключен к первому входу блока 4 перемножения, ко второму входу которого подключен выход генератора 5 узкополостного шума, а его выход подключен к входу возбудителя 6 колебаний, Кроме того, выходы вибропреобразователей 7 и 8 подключены соответственно к входам аналого-цифровых преобразователей 9 и 10, выходы которых подключены к первому и второму информационным входам коммутатора 11, выход которого подключен к входу процессора 12

БПФ, управляющий выход вычислительного блока 1 подключен к управляющему входу процессора БПФ 12, выход сигнала подтверждения приема которого подключен к управляющему входу коммутатора 11, а его информационный выход подключен к информационному входу блока 1.

Система работает следующим образом.

Вычислительный блок 1 при помощи алгоритма ОБПФ генерирует массив выборки процесса с дискретным спектром и загружает его в блок 2 циклической выдачи, который имеет в своем составе два блока буферной памяти, входной мультиплексор, выходной коммутатор с двух направлений и схему управления (не показаны), Функция этого блока заключается в том. что он избавляет блок

1 от необходимосги непрерывного воспроизьедения отсчетов сигнала нагружения.

Пока происходит загрузка массива из блока

4О

1 в рдин из блоков внутренней буферной памяти, иэ другого блока внутренней буферной памяти через коммутатор на выходе блока 2 циклической выдачи непрерывно воспроизводится загруженная выборка, формируя тем самым поток отсчетов непрерывного периодического сигнала заданного спектрального состава. В исходном состоянии все ячейки внутренних блоков памяти очищены, один из них находится в состоянии загрузки, а из другого нулевые коды поступают на выход блока 2 циклической выдачи. После каждой очередной перегрузки блоки памяти меняются ролями. Непрерывный поток кодов с выхода блока 2 циклической выдачи преобразуется в аналоговую форму цифроаналоговым преобразователем 3 и поступает на вход блока 4 умножения, где рандомг ируется путем модуляции низкочастотным узкополосным случайным сигналом с нулевой нижней частотой, поступающим с выхода генератора 5 шума. С выхода блока 4 умножения аналоговый сигнал нагружения поступает на вход возбудителя 6 колебаний. Сигналы обратной связи с выходов вибропреобразоеателей 7 и 8 преобразуются в цифровые коды аналого-цифровыми преобразователями 9 и

10, с выхода которых поступают на информационные входы коммутатора 11. По команде от блока 1 производится запись выборки 2N отсчетов во внутреннюю память (не показана) процессора БПФ 12.При этом сигналом подтверждения приема с его управляющего выхода обеспечивается поочередная коммутация входов коммутатора 11.

Таким образом отсчеты обоих сигналов обратной связи размещаются во внутренней памяти процессора БПФ 12 через раэ, формируя комплексную временную последовательность, причем ее действительная часть соответствует одному каналу обратной связи, а мнимая — другому. Дискретная временная последовательность, обрабатываемая процессором БП Ф 12, может быть представлена в виде

Хз(п) = Х (п) + i Xz(n); и - О,..., N — 1, где Х1(п) — массив кодов, поступивших из первого канала обратной связи;

Х (п) — массив кодов, поступивших из второго канала обратной связи;

I — мнимая единица; и — дискретное время;

N — длина последовательности.

Процессор БПФ 12 вычисляет массив спектральной плотности последовательности Хэ(п) 157О1Ч

Составитель О.Несова

Техред М.Моргентал Корректор С,Шевкун

Редактор А,Дол инич

Заказ 2741 Тираж 342 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, yn,Гагарина, 101

N — 1 э(К) = 1/N ) Хз(п)ехр(2П! п1с/Л ); К = и =о

О,...,N — 1, где К вЂ” дискретная частота.

Этот массив передается в блок 1, который по нему вычисляет массив спектоальной плотности мощности

Сэ(К) = /5з(К)/ + /Яз(Л1 — K)/

К - О,...N/2 — 1.

Блок 1 для коррекции сигнала нагруже...ия использует в каждой полосе разрешения величину С з(Х)/г. Таким образом, в системе обработка сйгналов обратной связи по двум каналам ведется параллельно и

«е сказывается на быстродействии в сравнении с аналогичными одноканальными ситемами. Фактически управление ведется ио среднему значению спектральной плотH çñ и мощности сигналов двух каналов обратной связи в каждой полосе разрешения, ч о позволяет говорить о контроле вибрационного состояния не в одной точке конструкции, а в целом по всему изделию, поскольку вероятность того, что оба вибропрео -,:разователя будут случайно установлены в узлах одной и той же собственной ф омы колебаний системы изделие плюс испытательная оснастка пренебрежимо мала. При использовании только одного канала обратной связи, как правило, находится частота. для которой этот единственный датчик оказывается в узле колебаний, что приводит к превышению испытательных режимов в соответствующей полосе разрешения.

Формула изобретения

Система управления испытаниями иэ5 делий на случайную вибрацию. содержащая последовательно соединенные первый вибропреобраэователь и первый цифроаналоговый преобразователь. последовательно соединенные второй цифроаналоговый пре10 образователь, блок умножения и возбудитель колебаний, генератор узкополосного шума, соединенный с вторым входом блока умножения, вычислительный блок, о т л и ч аю щ а я с я тем, что, с целью увеличения

15 точности соблюдения режимов испытания, она снабжена блоком циклической выдачи, вход которого соединен с выходом вычислительного блока, а выход — с вторым входом цифроаналогового преобразователя, после20 довательно соединенными вторым вибропреобраэователем, вторым аналого-цифровым преобразователем коммутатором и процессором быстрого преобразования Фурье (БПФ), к второму входу

25 коммутатора подключен выход первого аналого-цифрового преобразователя, информационный выход процессора БПФ подключен к входу вычислительного блока, управляющий выход которого подключен к

30 управляющему входу процессора БПФ, выход сигнала подтверждения приема которого подключен к управляющему входу коммутатора,