Коррелятор

 

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных устройствах, применяемых для цифровой обработки сигналов и работающих в реальном масштабе времени. Целью изобретения является расширение функциональных возможностей за счет определения координат двумерного эталонного изображения на поле текущего изображения. Коррелятор содержит матрицу вычислительных ячеек, каждая из которых имеет адресный вход, синхровход, вход начальной установки, вход эталонного сигнала, оптический вход, оптический выход, информационные входы, информационные выходы. 3 ил.

СОВХОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)л G 06 F 15/336

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

4,о (4 (Л ф (21) 4709817/24 (22) 26.06,89 (46) 30.08.91. Бюл. N. 32 (71) Винницкий политехнический институт (72) В.П. Кожемяко, В.Б. Гайда, Ю.Ф. Кутаев и Т.Б. Мартынюк (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 1381539, кл. 6 06 F 15/336, 1985. (54) КОРРЕЛЯТОР (57) Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных устИзобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных устройствах, применяемых для цифровой обработки сигналов, работающих в реальном масштабе времени.

Целью изобретения является расширение функциональных возможностей за счет определения координатдвумерного эталонного изображения на поле текущего изображения.

На фиг, 1 представлена структурная схема коррелятора; на фиг. 2 — схема вычислительной ячейки для определения корреляционных коэффициентов; на фиг. 3— функциональная схема блока управления.

Коррелятор (фиг. 1) содержит матрицу из вычислительных ячеек 1.Ц для определения корреляционных коэффициентов (I = 1, 2, ..., N —; j = 1,2... N — номер строки), каждая из которых имеет адресные входы 2, синхровходы 3, входы 4 начальной

„„Slg„„1674154 А1 ройствах, применяемых для цифровой обработки сигналов и работающих в реальном масштабе времени. Целью изобретения является расширение функциональных возможностей за счет определения координат двумерного эталонного изображения на поле текущего изображения. Коррелятор содержит матрицу вычислительных ячеек, каждая из которых имеет адресный вход, синхровход, вход начальной установки, вход эталонного сигнала, оптический вход, оптический выход, информационные входы, информационные выходы. 3 ил, установки, вход 5 эталонного сигнала, оптический вход 6, оптический выход 7, информационные входы 8 — 11, информационные выходы 12 — 15, управляющие шины 16 — 18 матрицы, вход 19 эталонного сигнала матрицы.

Каждая вычислительная ячейка 1 (фиг. 2) содержит триггеры 20, 21, мультиплексор

22, элемент И 23, фотодиод 24, светодиод

25, резистор 26.

Блок управления (фиг. 3) содержит вход

27 запуска, вход 28 синхронизации, вход 29 начальной установки, триггер 30, элемент И

31, триггеры 32, 33, счетчики 34 — 38, дешифратор 39, вход 40 задания начальных координат эталонного изображения, адресный выход 41 выбора координат эталонного изображения, элемент ИЛИ вЂ” НЕ 42, вход 43 шины нулевого потенциала.

Работа коррелятора заключается в следующем.

1674154

Коррелятор выполняет определение местонахождения двумерного эталонного изображения 6 = (цц) на поле двумерного текущего иэображения I= =- Щ, где I, j = 1, 2, ..., N; I = 1, 2...„M, При поступлении управляющего сигнала осуществляется установка в нулевое состояние триггера 20 и установка в единичное состояние триггера

21 всех вычислительных ячеек 1 матрицы (фиг, 2). Затем с приходом очередного синх, роимпульса выполняется запись в триггер, 20 значения соответствующего элемента flI текущего иэображения! -, поступающего на оптический вход 6 соответствующей вычислительной ячейки 1.Ц матрицы, При поступлении на вход 5 вычислительной ячейки значения элемента цц эталонного изображения G в соответствующей вычислительной ячейке 1,Ц матрицы на выходе элемента

И 23 формируется сигнал д;1 = цц flI, который при д 1 = 1, сбрасывает в нулевое состояние триггер 21. Если такая ситуация не возникает, то триггер 2 I остается в единичном состоянии и излучающий светодиод 25 указывает вычислительную ячейку 1,Ц с координатами центра эталонного изображения. В зависимости от кода адреса, поступающего на вход, 2 вычислительной ячейки, возможен сдвиг влево (по входу 8), вверх (по входу 9), вправо (по входу 10), вниз (по входу 11) содержимого матрицы вычислительных ячеек 1. После выполнения сдвига информации в матрице вычислительных ячеек 1 и поступления отсчета цц эталонного изображения, выборка которого, например, из запоминающего устройства, выполняется в зависимости от кода адреса, формируемого на адресном выходе 41 блока управления, вновь осуществляется формирование сигнала r)iI. Этот процесс продолжается до тех пор, пока не будет выполнено считывание из запоминающего устройства всего эталонного изображения G.

Блок управления (фиг, 3) функционирует следующим образом.

При включении питания на входе 29 блока управления вырабатывается сигнал начальной установки, который устанавливает триггер 33 в нулевое состояние, при этом элемент И 31 блокирует поступление сигнала синхронизации с входа 28 блока управления на вход обратного счета счетчика 35.

При поступлении сигнала запуска на вход

27 блока управления с приходом очередного синхроимпульса на выходе триггера 30 вырабатывается короткий импульс, который устанавливает в нулевое состояние триггер

32 и счетчики 34-36, разрешает запись начальных координат эталонного изображения в счетчики 37 и 38, устанавливает в единичное состояние триггер 33 (при этом открывается элемент И 31), формирует единичный сигнал на управляющем входе

18 матрицы вычислительных ячеек, а также обнуляет триггер 30. Следующий синхроимпульс через открытый элемент И 31 поступает на вход 17 синхронизации матрицы вычислительных ячеек. а также на вход об10 ратного счета счетчика 35, при этом короткий импульс на выходе отрицательного признака счетчика 35 приводит к установке в единичное состояние триггера 32, перезаписи содержимого счетчика 34 в счет15 чик 35 и увеличению на единицу содержимого счетчика 36, что вызывает формирование нового адреса на управляющих входах 16 матрицы вычислительных ячеек, а это, в свою очередь, приводит к изменению

20 содержимого счетчиков 37, 38, которые формируют на выходе 41 блока управления адрес следующего элемента эталонного иэображения, Когда счетчики 37, 38 обнуляются, на выходе элемента ИЛИ вЂ” НЕ 42

25 вырабатывается импульс, который устанавливает в нулевое состояние триггер 33 и блокирует подачу синхроимпульсов на счетчик 35. На этом рабочий цикл блока управления заканчивается. Для повторного

30 запуска блока управления необходимо подать сигнал запуска на вход 27 блока управления, Формула изобретения

Коррелятор, содержащий матрицу вы35 числительных ячеек для определения корреляционных коэффициентов, каждая из которых содержит элемент И, первый вход которого подключен K входу эталонного сигнала коррелятора, отличающийся

40 тем, что, с целью расширения функциональных возможностей за счет определения координат двумерного эталонного изображения на поле текущего изображения, в коррелятор введен блок управления, 45 содержащий три триггера, пять счетчиков, дешифратор, элемент И, элемент ИЛИ вЂ” НЕ, а в каждую вычислительную ячейку введены два триггера, мультиплексор, фотодиод, светодиод, токозадающий резистор, причем

50 в блоке управления информационный вход первого триггера является входом запуска коррелятора, вход установки в "0" первого триггера соединен с входами установки в

"0" второго триггера, первого, второго, 55 третьего счетчиков, входами синхронизации четвертого и пятого счетчиков, с входом установки в "1" третьего триггера и с прямым выходом первого триггера, вход синхронизации первого триггера соединен с первым входом элемента И и является вхо1674151 дом синхронизации коррелятора, информационный вход третьего триггера соединен с шиной нулевого потенциала, прямой выход третьего триггера соединен с вторым входом элемента И, выход которого соединен с синхровходом, дешифратора, и входом обратного счета второго счетчика, синхровход которого соединен с выходом признака отрицательного состояния второго счетчика, со счетным входом третьего счетчика и входом установки в "1" второго триггера, прямой выход которого соединен со счетным входом первого счетчика, информационный выход которого соединен с входом задания начального состояния второго счетчика, вход установки в "0" третьего триггера является входом установки в исходное состояние коррелятора, информационный выход третьего счетчика соединен с информационным входом дешифратора, с первого по четвертый выходы которого соединены соответственно с входом обратного счета четвертого счетчика, входом прямого счета пятого и четвертого счетчиков, входом обратного счета пятого счетчика, выход признака обнуления которого соединен с первым входом элемента ИЛИ вЂ” НЕ, второй вход которого соединен с выходом признака обнуления четвертого счетчика, выход элемента ИЛИ вЂ” НЕ соединен с синхровходом третьего триггера, в каждой вычислительной ячейке для определения корреляционных коэффициентов выход мультиплексора соединен с информационным входом первого триггера, входустановки в "0" первого триггера и вход установки в "1" второго триггера подключены к входу установки начального состояния коррелятора, инверсный выход первого триггера соединен с вторым входом элемента И, выход которого соединен с входом установки в "0" второго триггера, прямой выход которого соединен с электрическим входом светодиода, электрический выход которого подключен к шине нулевого потенциала, к которой подключен первый вывод токозадающего резистора, второй вывод которого подключен к входу установки в "1" первого триггера и электрическому входу фотодиода, электрический выход которого соединен с шиной положительного потенциала, в каждой строке матрицы первые информационные входы мультиплексоров вычислительных ячеек для определения корреляционных коэффициентов каждого последующего столбца соединены с прямыми выходами первых триггеров соответствующих вычислительных ячеек для определения корреляционных коэффициентов предыдущего столбца той же строки, а прямые выходы первых триггеров вычислительных ячеек для определения корреляционных коэффициентов последующего столбца соединены с вторыми информационными входами мультиплексоров соответствующих вычислительных ячеек для определения корреляционных ко10 зффициентов предыдущего столбца той же строки, в каждом столбце матрицы третьи информационные входы мультиплексоров вычислительных ячеек для определения корреляционных коэффициентов каждой

15 последующей строки соединены с прямыми выходами первых триггеров соответствующих вычислительных ячеек для определения корреляционых коэффициентов предыдущей. строки того же столбца, а прямые выходы

20 первых триггеров вычислительных ячеек для определения корреляционных коэффициентов каждой последующей строки соединены с четвертыми ийформационными входами мультиплексоров соответствую25 щих вычислительных ячеек для определения корреляционных коэффициентов предыдущей строки того же столбца, прямой выход первого триггера блока управления соединен с входами установки в "0" первых триг30 геров и входами установки в "1" вторых триггеров всех вычислительных ячеек для определения корреляционных коэффициентов, синхровходы первых триггеров вычис35 лительных ячеек для определения корреляционных коэффициентов соединены с выходом элемента И блока управления, информационный выход третьего счетчика блока управления соединен с адресными ячеек для определения корреляционных коэффициентов, входы задания начального состояния четвертого и пятого счетчиков блока управления являются входами задания начальных координат эталонного изо45 бражения коррелятора, информационные выходы четвертого и пятого счетчиков подключены к адресному выходу координат эталонного иэображения коррелятора, оптические входы фотодиодов и оптические выходы светодиодов всех вычислительных

50 ячеек для определения корреляционных коэффициентов образуют соответственно оптический вход текущего изображения и оптический выход эталонного изобоа)кения коррелятора.

40 входами мультиплексоров вычислительных

1674154

1674154