Устройство п-разрядного аналого-цифрового преобразования

 

Изобретение относится к импульсной и электроизмерительной технике, а именно к устройствам аналого-цифрового преобразования быстро изменяющихся сигналов. Предложенное техническое решение позволяет расширить область применения за счет возможности преобразования двухполярных сигналов. Аналого-цифровой преобразователь содержит N последовательно соединенных усилителей 1 и АЦП 2, при этом выходы N - 1 АЦП 2 соединены поразрядно с входами соответствующих коммутаторов 3 и дешифраторов 4, причем выход каждого дешифратора 4 соединен с управляющим входом соответствующего коммутатора 3. Выходы регистра 5 являются выходами устройства. Источник опорных напряжений 6 соединен с дополнительными входами АЦП 2, выход его соединен с дополнительными входами усилителей 1. 1 з.п. ф., 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (L9) (11) (si)s Н 03 М 1/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

0л 4

4 (гд о (21) 4306256/24 (22) 14.09,87 (46) 30.08.91. Бюл. М 32 (72) В.М.Мудрецов (53) 681.325 (088.8) (56) Патент США М 4069479, кл. Н 03 К 13/02, 1978.

Авторское свидетельство СССР

М 785989, кл. Н 03 М 1/18, 1978. (54) УСТРОЙСТВО и-РАЗРЯДНОГО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ (57) Изобретение относится к импульсной и электроизмерительной технике, а именно к устройствам аналого-цифрового преобразования быстро изменяющихся сигналов.

Предлагаемое устройство позволяет расширить область применения за счет возможности преобразования двухполярных сигналов. Аналого-цифровой преобразователь содержит N последовательно соединенных усилителей 1 и АЦП 2, при этом выходы N-1

АЦП 2 соединены поразрядно с входами соответствующих коммутаторов 3 и дешифраторов 4, причем выход каждого дешифратора 4 соединен с управляющим входом соответствующего коммутатора 3. Выходы регистра 5 являются выходами устройства.

Источник 6 опорных напряжений соединен с дополнительными входами АЦП 2, выход его соединен с дополнительными входами усилителей 1, 1 з.п.ф., 5 ил.

1674367

Изобретение относится к импульсной и электроиэмерительной технике, а именно к устройствам аналого-цифрового преобразователя быстроизменяющихся сигналов, и может быть использовано в автоматических устройствах контроля.

Целью изобретения является расширение области применения путем обеспечения возможности преобразования двухполярных напряжений.

На фиг. 1 представлена фун кционал ьная схема устройства и-разрядного аналого-цифрового преобразователя; на фиг. 2— диаграммы кодов, иллюстрирующие процесс формирования выходных кодов, на фиг. 3 — принципиальная схема и таблица истинности дешифратора; на фиг. 4 — принципиальная схема коммутатора; на фиг. 5— принципиальная схема усилителя.

Устройство содержит (фиг. 1) усилитель

1, аналого-цифровой преобразователь (АЦП) 2, коммутатор 3, дешифратор 4, регистр 5, источник 6 опорных напряжений, блок 7 задержки. Усилитель вместе с последовательно сопряженным АЦП образуют канал преобразования, Дешифратор выполнен (фиг. 3) на элементе НЕ 8 и элементе И-НЕ 9.

Коммутатор включает (фиг, 4) элемент

И вЂ” HE 10 и элемент НЕ 11, Усилитель выполнен (фиг, 5) на резисторах 12-14 и операционном усилителе 15, Устройство работает следующим образом, Подлежащий преобразованию аналоговый электрический сигнал поступает одновременно на входы всех усилителей 1, Каждый усилитель имеет свой коэффициент усиления, Отношение коэффициентов усиления усилителей 1 кратно степени 2, например 1;2:4 и т.д.

Диапазон преобразования и шаг квантования каждого из всех АЦП 2 равны, однако из-за того, что коэффициенты усиления усилителей 1 отличаются кратно степени 2, диапазоны преобразования и шаг квантования всех АЦП 2, приведенные к входу устройства, также отличаются кратно степени

2 (на фиг, 2 показано для случая трех каналов А, В и С). На фиг, 2 в виде диаграмм кодов А, В и С показаны диапазоны преобразования всех АЦП 2, приведенные к входу устройства АЦП, а также результирующая диаграмма Д.

Из фиг, 2 видно, что в канале С шаг квантования равен 1 единице, в канале В—

2 единицам, а в канале А — 4 единицам, благодаря чему разряды АЦП 2 также изменили свои ввс (фиг. 1j. Сгаршии разряд в канале С имеет вес 2, старший разряд в ми 12 в усилителях 1

Усиленный в усилителях 1 сигнал поступает на входы АЦП 2, где с частотой синхроимпульсов, соответствующей теореме

Котельникова, производится преобразование аналоговых сигналов в код. Кодовые сигналы в виде параллельного кода с выходов всех АЦП 2, кроме старшего АЦП 2 (на фиг. 1 верхний АЦП 2), поступают на входы дешифраторов 4, Согласно схеме дешифратора и таблице истинности (фиг, 3) на выходе дешифратора будет н0и или н1н в зависимости от входного кода, В диапазоне кодов от 000...,01 до

111.....10 на выходе дешифратора 4 появляется нО", который подается на управляющий вход коммутатора 3, в результате чего коммутатор 3 пропускает коды от "своего" АЦП

2. Например, на фиг. 1 коды от нижнего АЦП

2 проходят через нижний коммутатор 3 и поступают на входы регистра 5, Если же на выходе АЦП 2 коды 000.„..00 или 111,...11, то на выходе соответствующего дешифратора 4 в соответствии с таблицей истинности на фиг. 3 появится и1", которая поступит на управляющий вход коммутатора 3, запретит прохождение кодов от "своего" АЦП 2 и пропустит коды, поступающие на дополнительные входы коммутатора 3.

При поступлении на управляющий вход коммутатора 3 логического нОи (фиг. 4) первые элементы И вЂ” НЕ в соответствии с их таблицей истинности не пропускают кодовые сигналы с дополнительных входов коммутатора 3, а вторые и третьи элементы

И вЂ” НЕ пропускают кодовые сигналы с основных входов коммутатора 3, так как на вторые входы вторых и третьих элементов И вЂ” НЕ поступает н1", Если на управляющем входе коммутатора 3 действует н1", то кодовые сигналы с дополнительных входов проходят через первые и третьи элементы И вЂ” НЕ.

Пусть входной аналоговый сигнал равен 20 единицам напряжения при диапазоне преобразования устройства 1 В, а каждого АЦП вЂ” (Π— 2В), При этом код на выходе АЦП 2 в канале С будет 110100, в канале  — 101010, в канале А — 100101 (см. на фиг, 2 пересечение горизонтальной линии, проходящей через 20 единиц и через диаграммы А, В, С и D.èìåÿ ввиду, что темная часть диаграммы соответствует единице, а светлая — нул ю).

На входе дешифратора в канале С согласно фиг. 3 появится н0", который посту10

55 канале  — 2, а в канале А — 2 . Постоян6 7 ное смещение входного сигнала в отдельных каналах обеспечивается постоянными смещениями, которые задаются резистора1674367 пит на управляющий вход нижнего коммутатора 3, в результате чего коды разрядов с весами 2 до 2 пройдут с выхода АЦП 2 через коммутатор 3 на вход регистра 5. Код разряда с весом 2 с выхода АЦП 2 в канале 5

С поступит на вход регистра в качестве старшего разряда с весом 2 .

С выхода АЦП 2 в канале В на вхоу регистра 5 поступит код разряда с весом 2, а с выхода АЦП 2 в канале А на вход регист- 10 ра 5 поступит код с весом 2 . В результате на входе регистра 5 появится код 10010100.

В этом коде первая единица обозначает "+" (если "0", то он обозначает "-"), следующая единица имеет вес 2 = 16, последняя еди- 15 ница имеет вес 2 = 4, Таким образом, код 10010100 =+20.

По завершении переходных процессов, связанных с установлением кодовых сигналов на выходах АЦП 2 и прохождением этих 20 сигналов через дешифраторы 4 и коммутаторы 3, на выходе блока 7 задержки появляется синхроимпульс, под действием которого коды, поступившие на входы регистра, записываются в регистр. 25

Если входной аналоговый сигнал принимает значение за пределами диапазона преобразования АЦП 2 канала С, но лежит в пределах диапазона АЦП 2 в канале В, то на выходе дешифратора 4 в канале C поя- 30 вится "1", а в канале  — "0", в результате чего кодовые сигналы с весами от 2 до 2 будут поступать с выхода АЦП 2 в канале В через верхний и нижний коммутаторы 3 на вход регистра 5. 35

Если входной сигнал равен минус 20 единицам, то коды на выходах АЦП 2 в канале А будут.011010, в канале  — 010101, в канале С вЂ” 001011, на входе регистра (диаграмма Д) будет код 01101011, что в смещен- 40 ном двоичном коде соответствует минус 20 единицам.

Так обеспечивается преобразование двухполярных сигналов.

Коммутаторы и дешифраторы могут ра- 45 ботать в непрерывном режиме без тактирования.

Таким образом, использование изобретения позволяет расширить область применения за счет обеспечения возможности 50 преобразования.двухполярных сигналов и повысить быстродействие устройства за счет оптимальноч структуры дешифраторов и коммутаторов.

Формула изобретения

1. Устройство и-разрядного аналогоцифрового преобразования, содержащее в каждом из трех каналов преобразования соединенные последовательно усилитель и аналого-цифровой преобразователь, выходы разрядов аналого-цифрового преобразователя, кроме аналого-цифрового преобразователя третьего канала, формирующего старшие разряды выходного кода, соединены с соответствующими входами соответствующих первого и второго дешифраторов, выходы каждого из которых подключены к управляющему входу соответствующих первого и второго коммутаторов, первые информационные входы каждого из которых соединены с соответствующими одноименными выходами первого и второго аналого-цифровых преобразователей, источник опорного напряжения, первый выход которого соединен с входами опорных напряжений каждого из аналогоцифровых преобразователей, а первые входы усилителей объединены и являются входной шиной, о тл и ч а ю щ е е с я тем, что, с целью расширения области применения за счет обеспечения возможности преобразования двухполярных напряжений, в него введены блок задержки и регистр, вход синхронизации которого через блок задержки объединен с тактовыми входами аналого-цифровых преобразователей и является шиной синхроимпульсов, а выходы первого коммутатора подключены к соответствующим одноименным информационным входам разрядов регистра, начиная с младшего разряда, вторые информационные входы первого коммутатора, кроме входа, соответствующего младшему разряду первого аналого-цифрового преобразователя, подключены к соответствующим одноименным выходам второго коммутатора, вторые информационные входы первого и второго коммутаторов, соответствующие младшему разряду первого и второго аналого-цифровых преобразователей соответственно, являются шиной нулевого потенциала, остальные вторые информационные входы второго коммутатора соединены с одноименными выходами разрядов третьего аналого-цифрового преобразователя, информационный вход и-го разряда регистра соединен с выходом старшего разряда первого аналого-цифрового преобразователя, информационный вход (n-1)-го разряда соединен с одноименным выходом разряда третьего аналого-цифрового преобразователя, информационный вход(п-2)-го разряда соединен с одноименным выходом разряда второго аналого-цифрового преобразователя, выходы регистра являются выходной шиной, а вторые входы усилителей объединчы и подключены к второму выходу источника опорного напряжения, i 6743о?

2. Устройство по п,1, о тл и ч а ю щ е ес я тем, что-каждый дешифратор выполнен на группе элементов НЕ, первом, втором и третьем элементах И-НЕ, выход последнего из которых является выходом дешифратора, 5 а первый и второй входы соединены соответственно с выходами первого и второго элементов И вЂ” HF, входы первого элемента

И вЂ” HE являются соответствующими входами дешифратора и через соответствующие элементы HF группы подключены к соответствующим входам второго элемента И вЂ” НЕ.

ZyZbZsZ423Z2гугд

1674367

1674367

Вход

5Г

Составитель В,Махнанов

Техред М.Моргентал Корректор О.Кравцова

Редактор А,Лежнина

Заказ 2935 Тираж 442 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям.при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101