Устройство для приема дискретной информации, закодированной корректирующим кодом

 

Изобретение относится к технике электросвязи, в частности к устройствам для приема дискретной информации, закодированной корректирующим кодом, и может быть использовано при построении аппаратуры передачи данных. Цель изобретения - повышение достоверности приема в условиях быстрого изменения помеховой обстановки. Устройство содержит накопитель 6, блок 7 памяти, регистр 8, блок 9 ключей и сумматор 10. 2 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5Н5 Н 03 M 13/Оо

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСА(-(ИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ./7одог Л (21).4620431/24 (22) 14.12.88 (46) 30,08,91, Бюл. М 32 (71) Рязанский радиотехнический институт (72) А.Н.Гаврилов и В.Н.Карпов (53) 621.394,14 (088.8) (56) Советов Б.Я.. Стах В.M. Построение адаптивных систем передачи информации для автоматизированного управления. Л.:

Энергоиздат, 1982, с. 51, рис, 17.

Пйтерсон У., алдан 3. Коды, исправляющие ошибки. M;: Мир, 1976, с. 261.

Авторское свидетельство СССР

М 1172022, кл. Н 03 Н 13/00, 13.02.84, » 5((1674384 А i (541 УС (РОЙ СТВО ДЛЯ ПРИЕМА,0 ИСКР ЕТНОЙ И(-(ФОРМАЦИИ, ЗАКОДИРОВАННОЙ

КО Р Р Е КТИ РУ(О ЩИ М КОДОМ (57) Изобретение относится к технике электросвязи, в частности к устройствам для приема дискретной информации, закодированной корректирующим кодом, и может быть использовано при построении аппаратуры передачи данных, Цель изобретения— повышение достоверности приема в условиях быстрого изменения помеховой обстановки. Устройство содержит накопитель 6, блок 7 памяти, регистр 8, блок 9 кл!очей и сумматор 10. 2 з.п. ф-лы, 3 ил, 1674384

Изобретение относится к области электросвязи и может быть использовано при построении аппаратуры передачи данных, в которой для обеспечения требуемой верности гередачи применяют избыточный код в режиме обнаружения и частичного исправления ошибок при работе на каналах низкого качества, характеризующихся бысгрым изменением параметров.

Цель изобретения — повышение достоверности приема в условиях быстро меняющейся помеховой обстановки.

На фиг,1 представлена структурная электрическая схема устройства для приема дискретной информации, закодированной корректирующим кодом; на фиг.2 — один из вариантов технической реализации декодера 2; на фиг.3 — техническая реализация блока 3 управления, Устройство содержит накопитель 1, декодер 2, блок 3 управления, блок 4 сравнения, сумматор 5, накопитель 6, блок 7 памяти, регистр 8, блок 9 ключей и сумматор

10.

Блок 7 памяти выполнен на регистрах

11 и 12, элементе И 13, элементе ЗАПРЕТ 14 и элементе ИЛИ 15.

Блок 3 управления содержит генератор

16 тактовых импульсов, формирователь 17 управляющих сигналов, регистры 18 и 19, дешифраторы 20 и 21, счетчик 22 импульсов, элемент 23 задержки, триггеры 24 и 25, элементы И 26-30, элементы ЗАГ!РЕТ 31 — 33, элемент HF 34, элемент ИЛИ-НЕ 35. элементы ИЛИ 36 — 40, делитель 41 частоты, Декодер содержит триггеры 42-44, генераторы 45 и 46 синдрома, анализаторы 47 и 48 синдрома, элементы И 49--41, элемент

ЗАПРЕТ 52 и элемен гы ИЛИ 53 — 57, Сущность изобретения состоит в следующем.

Например, уравнение линейного закона изменения весовых коэффициентов имееч вид

j3 = — — (!) . и+1 где n — обьем контролируемой выборки; ! — текущий номео кодовой комбинации

При этом выбор порога принятия решения осуществляется следующим образом, Пусть имеет место искажение двух комбинаций, разделенных друг о г друга безошибочным интервалом, На основе анализа статистики ошибок может быть определен д-защитный интервал между пакетами ошибок, который позволяе.г две искаженные комбинации идентифицировать как один пакет ошибок или как разные пакеты или независимые искажения, Если безошибочный интервал между двумя искаженными комбинациями превышает защитный интер5 вал, то имеет место ситуация двух независимых искаженных комбинаций, которые целесообразно исправлять. Этой ситуации соответствует значение К, определяемое как сумма весовых коэффициентов приэна10 ков первой принятой комбинации и комбинации, отстоящей от первой на величину защитного интервала д (порядковый номер отстоящей комбинации равен д+2)

К =p1+рд+г =K! (2)

В случае, когда безошибочный интервал меньше защитного, эти две искаженные комбинации идентифицируются как пакет ошибок, который целесообразно обнаруживать. Следовательно, если текущее значение К К, то целесообразен режим исправлений ошибок, в противном случае

1 (К > К ) — режим обнаружения ошибок, где

К вЂ” порог принятия решения.

После преобразования (2) с учетом (1) получим окончательную формулу определения порога принятия решения

В этом случае контроль состояния канала связи производится на основе процедуры усеченного последовательного анализа согласно правилу: принимается гипотеза Н (возникновение пакетов ошибок) при К > К

I против альтернативы Н (независимый ха40 рактер искажений) при К К, где коэффициенты Р определяю,ся по формуле (1), порог К вЂ” по формуле (3).

Устройство для приема дискретной информации, закодированной корректирующим кодом, работает:ледующим образом, На вход устройства в накопитель 1 под управлением импульсов А, формируемых блоком 3 управления, непрерывно поэлементно поступает последовательность кодовых комбинаций с одновременным декодированием декодером 2. Декодер 2 представляет собой декодер циклического кода, исправляющий ошибки малой кратности и обнаруживающий ошибки более высо55 кой кратности. Возможны различные варианты реализации декодера 2, в описании предлагается один из них, в котором блок 2 состоит из двух идентичных частей, работающих поочередно: первая кодовая комбинация (и все нечетные последующие) 1674384

45 синдрома, что осуществляется управляю- 50 щими импульсами А. Сигнал коррекции очередного элемента, считываемого из накопителя 1, формируется на выходе анализатора 47 в виде "1 что определяется значением синдрома, зависящим от сочетания ошибок в принятой комбинации. Одновременно с исправлением очередного символа согласно происходит коррекция синдрома путем подключения выхода анализатора 47 на вход обратной связи генераобрабатываются первой половиной декодера 2, содержащей элемент И 49, триггер 43, генератор 45 синдрома, элемент ИЛИ 53, анализатор 47 синдрома, вторая кодовая комбинация (и все четные последующие) обрабатывается второй половиной декодера

2, содержащей элемент И 50, триггер 44, генератор 46 синдрома, элемент ИЛИ 54, анализатор 48 синдрома. Это обусловлено тем, что на обработку кодовой комбинации длины п1 разрядов требуется время, равное

2 ng. При этом, пока первая половина декодера производит операцию коррекции кодовой комбинации путем передачи ее в накопитель 6 и исправления разрядов, вторая половина принимает следующую кодовую комбинацию для декодирования и исправления.

Первая кодовая комбинация одновременно с последовательной записью управляющими сигналами А в накопитель 1 поэлементно поступает через элемент И 49 (открыт сигналом "1" с выхода триггера 42) в регенератор 45 синдрома, представляющий собой регистр сдвига с (n>-K ) ячейками, число. которых согласно (1,2) определяется видом производящего полинома (n> — число разрядов в кодовой комбинации; K> — число разрядов .в информационной части).

Если на выходе анализатора 47 сигнал отличен от "0", то следуюЩий элемент, считываемый из накопителя 1 и поступающий в сумматор 5, подлежит исправлению, что осуществляется суммированием по модулю два сигнала с выхода последнего разряда накопителя 1 и сигнала "1" с выхода анализатора 47, поступающего через элемент

ИЛИ 55, элемент И 51, открытый сигналом с выхода блока 4 сравнения.

После п -тактов записи в накопитель 1 и формирования синдрома в генераторе 45 синдрома втечение последующих п -тактов производится последовательное считывание комбинации из накопителя ) с одновременной коррекцией считываемых элементов. Параллельно со считыванием происходит сдвиг кода синдрома, сформированного за первые и>-тактов в генераторе

45 тора 45 синдрома. Ненулевой синдром с выхода анализатора 47 устанавливает в "1" триггер 43, формируя сигнал Ненулевой синдром". После считывания всех разрядов комбинации из накопителя 1 и исправления всех ошибок, на которые настроен анализатор 47, содержимое генератора 45 синдрома должно быть нулевым. Если содержимое генератора 45 синдрома в конце операции исправления отлично от "0", что фиксируется элементом ИЛИ 53, то это означает, что обнаружена неисправляемая ошибка, сигнал о которой через элемент 56 подается в блок 3 управления. Процесс выбора анализатора 47 синдрома и настройки ее на соответствующие коды ошибок достаточно подробно изложены в (1,2). Например, для (15,11)-, (10,6)-кодов, исправляющих однократные ошибки, анализатор 47 вырождается в схему И.

После декодирования второй кодовой комбинации триггер 42, управлемый сигналом В, открывает элемент И 50 и вторая кодовая комбинация сигналом А продвигается в накопитель 1 и генератор 46 синдрома. Операция исправления второй кодовой комбинации повторяется аналогичным образом; вычисление синдрома, коррекция комбинации и синдрома, формирование сигналов "Ненулевой синдром" и "Неисправляемая ошибка", Таким образом, пока осуществляется исправление нечетной кодовой комбинации первой половины декодера, четная кодовая комбинация поступает во вторую половину, что позволяет произвести согласование скорости поступления кодовых комбинаций иэ канала со скоростью выполнения операций испрапления ошибок, Запись и распределение комбинаций в декодере 2 (в первую или во вторую половину) управляется элементами И 49 и 50, стробируемыми сигналом В через триггер 42, Формирование сигнала "Неисправляемая ошибка" также осуществляется под управлением импульсов В через триггер 42, который поочередно управляет элементами

ИЛИ 53 и 54, выдающими через элемент

ИЛИ 56 сигнал "1", если имел место прием с неисправляемой ошибкой ("0" — в противном случае).

Сигнал с блока 4 сравнения задает режим работы декодера 2 следующим образом. Сигнал "1" включает режим частичного .исправления ошибок малой кратности путем открывания элемента И 51, что позволяет производить исправление элементов кодовой комбинации на сумматоре 5, если имел место прием с исправляемой ошибкой.

В условиях сильного пакетообразования

8 сигнал "0" с блока 4 сравнения закрывает элемент И 51, запрещая исправление комбинаций декодером 2, При этом, если всетаки в этот момент имел место прием с исправляемой ошибкой, то с элемента ИЛИ

57 формируется сигнал "1" "Ненулевой синдром" с элемента ИЛИ 56 — сигнал "0", т.е. декодер 2 способен исправить ошибку, Однако блок 4 сравнения (сигнал "0") запрещает исправление, поэтому комбинация, принятая с исправляемыми ошибками, исправляться не должна, декодер 2 должен формировать сигнал " 1" о невозможности исправления в связи с выбором режима обнаружения ошибок, Этот сигнал формируется элементом 52, открытым сигналом "1"—

"Ненулевой синдром" с элемента ИЛИ 57 и сигналом "0" с блока 4 (выбор режима обнаружения ошибок), поступающей на инверсHbIA вход, Таким образом производится отказ от коррекции исправляемых ошибок и запись признака "1" (неисправляемая ошибка) в регистр 18 блока 3 управления. . 71 л 1 пояснения дальнеЙшеЙ работы устройства рассмотрим пример технической реализации блока 3 управления (фиг,3). Генератор 16 тактовых импульсов синхронизируется и синфазируется сигналом с входа внешней синхронизации, генератор 16 формирует подстраваемую опорную частоту (меандр) для получения импульсов управления, Формирователь 17 управляющих сигналов, представля1ощий собой делитель частоты, формирует импульсы управления, обозначенные на фиг.3, как А, В, С.

Сигнал С имеет наименьший период повторен ия, достаточ н ы 13 дл я осуществления считывания накопленной в блоке 7 памяти информации до момента прихода очередной правильно при.-1я-ой ксмбинации. Сигнал А имеет период повторения, равный дл итал ьнос ги разряда Kowlnl >Hall ии; сигнал

В имеет период повторения, равный длите1ьности кодовой комбинации, Сигнал А используется для записи;<омбинаций в блок

7 па".ÿ òè и накопитель 6, сиг ал С вЂ” для

c 1итыв 1ния. Си гaafI А Dani

Сигнал V1 является в:<одным сигналом

6 I0K- 3 управлен, :.я, <рорми1."уе ым с выхода

;åкодера 2, и предстанляе1 собой признаки (результаты приема) кодовых комбинаций, Сигнал У2, формируемый на выходе злеменТа ИЛИ 38, > Ilpa all?I".T з.- пись1о npv1HH bix кодовы", комби11ациЙ в накопитель 6 и представляет собой сигнал типа А, стробируе20

40 мый триггером 24 блока 3 управления при передаче информации из накопителя 1 или сигнал типа С, стробируемый триггером 25 при считывании информации из регистров

11 и 12 блока 7 памяти. Сигнал УЗ, формируемый с выхода ИЛИ 39, управляет залисью в регистры 11, 12 блока 7 памяти с помощью стробируемого сигнала типа А и последующей перезаписью (считыванием) в накопитель 6 с помощью стробируемого сигнала типа С, Сигнал У4, формируемый с выхода элемента НЕ 34, производит выбор регистров 11 и 12 для считывания из блока

7 памяти в накопитель 6, Сигнал У5 с выхода элемента ИЛИ-НЕ 35 осуществляет запрет выбора регистра 11 и 12 блока 7 памяти при считывании информации. Сигнал Убявляется внутренним сигналом блока 3 управления для установки счетчика 22 в "0"

Предварительно перед началом приема производится установка всех элементов аппаратуры в начальное состояние: сброс счетчика 22, регистров 18 и 19, триггеров 24, 25 блока 3 управления, регистров 11 и 12 блока 7 памяти, регистров и триггеров декодера 2, накопителя 1, регистра 8.

После начальной установки через элементы И 28, ИЛИ 38 формируется сигнал У2 типа А, разрешающий запись принятой комбинации в накопитель 6. Если после декоди- рования кодовой комбинации декодер 2 формирует сигнал "0" (нулевой синдром), записываемый в регистр 18 блока 3 управления, то тактовыми импульсами У2 типа А правильно принятая кодовая комбинация сдвигается из накопителя 1 в накопитель 6.

Сигнал У2 типа А одновременно подается на вход делителя 41, котооый по окончании

n1-го импульса формирует импульс сдвига в регистрах 18 и 19, анал 1гичный сигналу В, т.е. фактически его дублирует. Указанный делитель 41 необходим в последующем для считывания, когда пот1ебуется привести в соответствие признаки, хранимые в регистрах 18 и 19, кодовым комбинациям, записанным в регистрах 11, 12 блока 7 памяти.

В случае приема кодовой комбинации с неисправляемыми ошибками декодер 2 формирует сигнал "1", который записывает50 ся в регистр 18 в виде признака "1" под управлением сдвиговых импульсов В. Одновременно признак 1" устанавливает триггер 24 в "1". который блокирует запись комбинации в накопитель S и разрешает запись комбинаций на длине блокировки (за время блокировки) в блок 7 памяти следу1ощим обоазом. Сигнал с выхода триггера 24 закрывает элемечт И 28, блокируя выход У2 и осуществляя запрет записи в накопитель

6, и открыьает элемент И 29, формируя сиг1674384

10 нал YÇ типа А разрешения записи в блок 7 памяти. При этом кодовая комбинация из накопителя 1 сдвигается в регистр 14 импульсами YÇ типа А для последующего хранения. Параллельно с началом 5 формирования сигнала YÇ начинается подсчет числа импульсов типа А (период повторения равен длительности разряда) и определение момента окончания блокировки с помощью счетчика 22, дешифратора 21. 10

Принимаемые на длине блокировки кодовые комбинации (без ошибок и с ошибками) записываются в регистр 11 под управлением сигнала YÇ типа А, а соответствующие признаки ("1" и "0") в регистр 18 под управ- 15 лением сигнала В, Дешифратор 20 анализирует состояние регистра 18, дешифратор 21 — состояние счетчика 22. Дешифратор 20 реализует многовходовым элементом ИЛИ, фиксирующим наличие хотя бы одной "1" 20 среди признаков, записанных в регистре 18, Разрядность регистров 18, 19 выбирается равной длине блокировки h, которая определяется циклом передачи комбинации и приемом сигнала о результатах этой пере- 25 дачи. Дешифратор 21 со своих выходов формирует следующие сигналы. На первом выходе формируется сигнал "1". являющийся сигналом блокировки, который устанавливается в момент начала блокировки и 30 удерживается до момента окончания, т,е. в течение длительности h кодовых комбинаций (первая блокировка). С третьего выхода формируется сигнал "1", являющийся сигналом блокировки, который устанавливается в 35 момент начала второй блокировки и удерживается в течение кодовых комбинаций.

На втором выходе формируется сигнал "1", который устанавливается в момент начала третьей блокировки и удерживается в тече- 40 ние h кодовых комбинаций.

Рассмотрим несколько возможных вариантов приема искаженных кодовых комбинаций, Если после окончания первой блокиров- 45 ки повторно переданная комбинация принята без ошибок (признак "0"), то содержимое регистра 18 после сдвигов, совершенных за время первой блокировки, все "0", что выявляется дешифратором 20, 50 котщ ый через элемент ИЛИ 36 сбрасывает триггер 24, завершая блокировку и разрешая запись в накопитель 6 сигналом У2 типа

А. Сигнал с выхода дешифратора 20 стробируется импульсом с третьего выхода дешиф- 55 ратора 21 и формируется только с началом второй блокировки при условии записи всех нулевых признаков в регистре 18. Нулевой выход триггера 24 подготавливает элемент

31 ЗАПРЕТ, а через элемент ИЛИ 40 сигналом Уб сбрасывает счетчик 22. Через время, равное длительности кодовой комбинации (к этому моменту правильно принятая кодовая комбинация уже записана в накопитель

6), сигнал с дешифратора 20 через элемент

23 задержки устанавливает триггер 25 в "1" и через элемент И 30 и ИЛИ 39 формирует сигнал УЗ типа С для считывания содержимого регистра 11 в накопитель 6. Одновременно формируется сигнал У2 типа С через элемент 27 и элемент ИЛИ 38 для управления записью в накопитель 6.

В рассматриваемой ситуации в регистре 11 записаны комбинации, накопленные на длине первой блокировки, в регистре 18 записаны соответствующие им признаки.

Считывание кодовых комбинаций из регистра 11 производится в ускоренном темпе импульсами сдвига типа С до момента приема очередной кодовой комбинации; при этом признаки этих комбинаций в регистре 18 также сдвигаются импульсами, формируемыми с делителя 41 из сигнала У2 типа С.

Делитель 41 представляет собой делитель импульсов, формирующий каждый и>-й импульс из последовательности импульсов типа С.

Счетчик 22 подсчитывает импульсы сигнала УЗ типа С для определения момента завершения считывания комбинаций из блока 7 памяти. Дешифратор 21 формирует сигнал "1" в течение всего времени считывания, по завершении которого через h п1 импульсон триггер 25 сбрасывается в "0" сигналом с элемента 21 ЗАПРЕТ, Правильный прием повторяемой комбинации, с которой началась блокировка, сопровождается следующими действиями.

Сигналом УЗ на выход регистра 11 сдвигается первоначально принятая искаженная комбинация, которую нельзя выдавать потребителю. Поэтому блок 3 управления формирует сигнал У5 запрета выдачи искаженной комбинации из блока 7 в накопитель 6, который формируется на основе анализа последних разрядов регистров 18, 19 и последнего (текущего) принятого из декодера 2 признака. В этом случае значения этих признаков 1, О, О соответственно, что позволяет открыть элемент И 30 и сформи ровать сигнал У5 (значение сигнала Y5—

"0"). Сигнал У5 закрывает элементы 13 и 14, запрещая выдачу искаженной комбинации из регистра 11 (хотя сдвиги в блоке 7 продолжаются), а правильно принятая повторяемая комбинация сигналом У2 типа А записывается в накопитель 6, Все последующие комбинации, накопленные на длине первой блокировки в регистре 11 и принятые без ошибок сигналом YÇ типа С. из ре1674384

55 гистра сдвигаются в накопитель 6 сигналом

У2 типа С, При этом выбор регистра из блока 7 производится сигналом У4 на основе анализа последнего разряда регистра 18.

Значение признака комбинации, принятой правильно на длине блокировки, "О" поэтому на выходе элемента НЕ 34 — сигнал У4

"1", который открывает элемент 13 и через элемент ИЛИ 15 разрешает выдачу комбинаций из регистра 11 в накопитель 6 под управлением импульсов типа С сигналов У2, УЗ. По окончании считывания из блока 7 памяти дешифратор 21 по первому выходу сбрасывает триггер 25 через элемент 31 (открытый триггером 24) и завершает режим восстановления первоначального порядка следования кодовых комбинаций до момента приема очередной комбинации из накопителя 6.

Если после завершения первой блокировки повторяемая комбинация искажена второй раз, то ее признак("1") записывается в регистр,8 сигналом В, Формирование сигнала с дешифратора 20 не происходит (значения разрядов регистра 18 — не все "О") и блокировка (вторая) продолжается (триггер 24 в состоянии "1"). Накопление на длине второй блокировки сопровождается приемом и записью комбинаций в сумматор

5 с последующим сдвигом сигналом УЗ типа

А, а соответствующие им признаки записываются в регистр i 8 с последующим сдвигом сигналом В. По мере приема кодовых комбинаций они сдвигаются из регистра 11 в 12 блока 7 памяти, а соответствующие им признаки сдвигаются из регистра 18 в регистр

19 под управлением сигнала В. К моменту завершения второй блокировки регистры

11, 12, 18, 19 заполнены.

Если начало третьей блокировки сопровождается правильным приемом ранее дважды искаженной комбинации, то ее признак "О" совместно с соответствующими ей признаками "1" о результатах предыдущих приемов (сигналы "1"; последних разрядов регистров 18, 19) открывают элемент 32, с которого через элемент ИЛИ вЂ” НЕ 35 формируется сигнал У5 "О", запрещающий считывание искаженных комбинаций из регистров 11, 12 в накопитель 6. Сигнал У5 (О") закрывает элементы 13, 14 блока 7 памяти и правильно принятая комбинация передается в накопитель 6 сигналом У2 типа

А, Эти действия управляются блоком 3 управления следующим образом. С начала третьей блокировки на втором выходе дешифратора 21 формируется сигнал "1", который через элемент ИЛИ 37 сбрасывает триггер 24 (начинает формирование сигнала

V2 для записи в накопитель 6), устанавливающий счетчик 22 в "О". Через время, равное длительности кодовой комбинации, сигнал с элемента 23 задержки устанавливает триггер 25 в "1", что позволяет через элементы

И 30 и ИЛИ 39 сформировать сигнал УЗ типа

С разрешения считывания из блока 7 памяти и сигнал У2 типа С через элемент 27 И для записи в накопитель б; Одновременно через элемент ИЛИ 37 с делителя 41 вырабатывается сигнал сдвига в регистрах 18, 19. Кодовые комбинации сигналом У3 типа С продвигаются на выходы регистров 11, 12, а признаки. под управлением сигнала с делителя 41 продвигаются на выход регистров

18, 19. Выбор регистров 11, 12 для считывания производится блоком 3 управления на основе анализа последнего разряда регистра 18 элементом 3 И вЂ” НЕ. Если в последнем разряде регистра 18 "О", что соответствует безошибочной комбинации в регистре 11, то считывание производится из регистра 11, в противном случае — из регистра 12. Разряд- . ность регистров 11, 12 выбирается равной Ь

pn1(h — длина блокировки, п1 — длина кодовой комбинации).

Если начало третьей блокировки сопровождается искаженным приемом кодовой комбинации (ранее дважды искаженной), ro формируется управляющий сигнал, согласно которому искаженная кодовая комбина- ция повторяется до момента правильного приема. Сигнал формируется элементом И

26 на основе анализа признаков искаженной кодовой комбинации и в последующем может быть передан на передающую сторону для успешного завершения приема многократно искаженной кодовой комбинации.

Сигнал "Ненулевой синдром" с выхода элемента ИЛИ 57 декодера 2 под управлением импульсов В записывается в регистр 8 с последующим сдвигом. В регистре 8 накапливаются признаки результатов приема, т,е. формируется статистика ошибок на подинтервале наблюдения п, поэтому разрядность регистра 8 выбирается равной и.

Предварительно перед началом работы производится установка регистра 8, которая задает режим декодирования в декодере 2, как режим обнаружения ошибок. Это осуществляется для того, чтобы избежать на начальном этапе рабаты в неоптимальном режиме декодирования (исправления ошибок) в течение времени идентификации состояния. канала, если имело место пакетирование ошибок. Установка регистра

8 производится принудительной установкой нескольких (например, первых) разрядов в

"1", разделенных между собой интервалом, не превышающим защитный д.

1674384 l0 l5

50

Можно предложить, например, запись

"1" в первые д ячеек, так как после заполнения регистра 8 признаками последующих комбинаций ("1" и "0") через и тактов завершится переходный (начальный) период и в соответствующий момент времени будет произведено переключение на необходимый режим декодирования.

Выходы регистра 8 подключены к управляющим входам ключей блока 9, каждый из которых можно реализовать в виде многовходового элемента И, управляемого соответствующим выходом регистра 8. Другой вариант реализации блока 9 ключей — с помощью программируемого постоянного запоминающего устройства (ППЗУ), адресные входы которого подключены к выходам регистра 8, а выходы — к сумматору 10, Коды весовых коэффициентов предварительно записываются (программируются) в ППЗУ.

Число разрядов t-представления кода весового коэффициента определяется следующим образом. Если для представления значения коэффициента в десятичной форме требуется, например, три разряда, то в двоичной форме 1 (9р.10 7 разрядов, з

На информационные входы ключей 9-1, ..., 9 — 3 по шине подаются коды коэффициентов /31, Д, ...., /3„(по т разрядов каждый), вычисляемых согласно (2). При этом на сумматор 10 поступает и слагаемых, соответствующих тем весовым коэффициентам /3 . для которых признаки — "1", и нулевой код, если признак "0".

Сумматор 10 управляется импульсами типа В, период повторения которых равен длительности кодовой комбинации. В данном случае сигнал В является сигналом сброса (установки о "0") значения сумматора 10 после записи очередного признака в регистр 8 и сравнения полученной суммы на блоке 4 сравнения. 8 результате после приема и обработки каждой кодовой комбинации на сумматоре 10 формируется значение

К, Код вычисленной суммы (i-разрядов) сравнивается блоками сравнения с кодом порога, задаваемого по входу задания порога и предварительно вычисляемого по формуле (3).

Значение порога К, вычисленное по формуле (3), задается кодом из т-разрядов, вычисляемых аналогично рассмотренным вычислениям разрядов весовых коэффициентов. Например, значение порога при и = 100, д = 5 равно К = 1,9208, тогда для его представления потребуется "7" разрядов двоичного кода.

Если К > К, то принимается решение о возникновении пакетов ошибок и выборе режима обнаружения ошибок. В этом случ»,. сигнал "0 блока 4 сравнения запрещает исправление ошибок о кодовых комбинациях путем закрытия элемента И 51 де одера

Если К «К, то принимается решение о независимом характере ошибок и ьыборе ре "«vма исправления ошибок. l3 этом случае сиена п 1" блока 4 сравнения открыоает элемент И 51, разрешая коррекцию комбинаций, принятых с испpàâëÿеvihlми ошибками, Приведенная процедура дает возможность учесть "старение" информации за счет использования весовых коэффициентов в контролируемом объеме выборки и рекомендовать рациональные режимы декодирования: о случае возникновения пакетов ошибок — режим обнаружения ошибок; о случае независимого характера ошибок режим частичного исправления ошибок малой кратности и обнаружения ошибок более высокой крагности. При этом рассл1отренная процедура более оперативно фиксирует изменсние состояния канала s связи с использованием различных весовых коэффициентов, что особенно эффективно при использовании о аппаратуре информационного обмена, функционирующей на нестационарных каналах с быстрыми и скачкообразными изменениями параметров.

Формула изобретеиич

1. Устройство для приема дискретной информации, закодированной корректирующим кодом, содержащее блок сравнения, декодер, информационный вход которого объединен с одноименным входом первого накопителя, выход которого соединен с первым оходол первого сумматора, выход которого подключен к первому информационному входу второго накопителя и иероому входу блока памяти, оыход которого подключен к второму информационному входу второго накопителя, оыход которого является информационным выходом устройства. первый выход декодера подключен к первому входу блока управления, первый, второй, третий и четвертый выходы которого подключены соответственно к второму входу первого сумматора, тактовому входу второго накопителя и второму и третьему входам блока памяти, о т л и 4 à K) щ е ес я те;-",, что, с целью повышения дсстооерности приема о условиях быстро меняющейся помеховой обстановки, о него введены регистр, блок ключей и второй сумматор, выходы которого подключены к первым входам олока сравнения, выход которого подключен к управляющему входу декодера, 1674384 второй и третий выходы котcporo подключены соответственно к третьему входу первого сумматора и информационному входу регистра, выходы которого подключены соответственна к первым входам ключей блока, вторые входы и выходы которых являются соответственна входами заданил коэффициентов устройства и подключеныы к соответствующим информационным входам второго сумматора, тактовый вход первого накопителя объединен с первым тактовым входом декодера и подключен к первому выходу блока управления, пятый выход которога подключен к четвертому входу блока памяти, шестой выход блока управления подключен к тактовым входам второго сумматора и регистра и второму гэктаваму входу декодера, информационный Вход декодера, вторые входы блока

cpBBIi8HMsi, ВТОрай Вход и седьмой ВыхОд блока управления являются соответственно информационным входам, входом задания порога, Входам внешней синхронизации и управляющим выходом устройства.

2. Устройство по п.1, о т л и ч а ю щ е е" л тем, чта блок управления содержит формирователь управляющих сигналов, первый и Второй регистры, первый и второй дешифрэтары, счетчик импульсов, делитель частоты, элемент задержки, первый и второй триггеры, первый — пятый элементы И,, элемент НЕ, первый — третий элементы ЗАПРЕТ, первый — пятый элементы ИЛИ, элемент ИЛИ вЂ” НЕ, и генератор тактовых импульсов, вход и Выхсд которого саответствалко являются вторым входом блока и подключены к входу фармирователл управляюших сигналов, первый выход которого падкл ачен к первым входам первого и втаООГО зле,ентаВ И и леллется перВым Выха дам блока, BTopoN Вь хад формирователя управлл ащих сигналов подключен к перВым Входам третьего и четвертого элементов N, третий выход формирователя управля ощих сигналов падкл1ачен к первому Входу первого элемента ИЛИ и является шестым выходом бла<э, первый вход первогоа регистра объединен с первым входом пятого элемента И, инверсным входом первого элемента ЗАПРЕТ, первым инверсным входом второго элемента ЗАПРЕТ и первым входом первагo триггера и является первым Входом блака, параллельные и последовательный выход первого регистра подключены соответственна к первым входам первого дешифрэтора и первому входу второго регистра, выход которого подклю.Вн к втсраму инверсному входу второго элемента ЗАПРЕТ, первому прямому входу

nopaoro элемента ЗАГ1 Р Е Т и второму входу

55 пятого элемента И, третий вход которого объединен с вторым прямым входом первогозлемента ЗАПРЕТ, прлмым входом второго элемента ЗАПРЕТ и входом элемента НЕ и подключен к выходу старшего разряда первого регистра, выходы первого и второго элементов ЗАПРЕТ подключены к входам элемента ИЛИ вЂ” НЕ, выход которого и выходы элемента НЕ и пятого элемента И являются соответственно пятым, четвертым и седьмым выходами блока, первый, второй и третий выходы второго дешифратора подключены.соответственно к инверсному входу третьего элемента ЗАПРЕТ, первому входу второго элемента ИЛИ и второму входу первого дешифратора, выход которого подключен к второму входу второго элемента ИЛИ, выход которого через элемент задержки подключен к первому входу второго триггера и непосредственно к второму входу первого триггера, прямой выход которого подключен к второму входу второго элемен- . та И, инверсный выход соединен с вторым входом первого элемента И, первым входом третьего элемента ИЛИ и прямым выходом третьего элемента ЗАПРЕТ, выход которого подключен к второму входу второго триггера, инверсный выход которого подключен к второму входу третьего элемента ИЛИ, выход которого подключен к установочному входу счетчика импульсов, выходы которого подключены к соответствующим входам второго дешифратора, прямой выход второго триггера подключен к вторым входам третьего и четвертого элементов И, выходы первого и третьего элементов И подключены к соответствующим входам четвертого элемента ИЛИ, выход которого является вторым выходом блока и подключен через делитель частоты к второму входу первого элемента ИЛИ, выход которого подключен к вторым входам первого и второго регистров, выходы второго и четвертого элементов

И подключены к соответствующим входам пятого элемента ИЛИ, выход которого подключен к информационному входу счетчика импульсов и является третьим выходом блока.

3. Устройство по п.1, ат л и ч а ю ще ес я тем, что декодер содержит первый и второй генераторы синдрома, первый и второй анализаторы синдрома. элемент ЗАПРЕТ, первый — третий триггеры, первый— третий элементы И и первый — пятый элементы ИЛИ, прямой выход первоготриггера подключен к первым входам первого элемента ИЛИ и первого элемента И; выход которого подключен к первому входу первого генератора синдрома, инверсный выход первого триггера подключен к первым вхо1674384

Фиг. 2 дам второго элемента ИЛИ и второго элемента И, выход которого подключен к первому входу второго генератора синдрома, вторые входы первого и второго генераторов синдрома и первого и второго элементов И объединены соответственно и являются соответственно первым тактовым и информационным входами декодера, выходы первого и второго генераторов синдрома подключены соответственно к входам одноименных анализаторов синдромов и вторым входам второго и первого элементов

ИЛИ, выходы которых подключены к первому и второму входам третьего элемента

ИЛИ, выход первого анализатора синдрома подключен к третьему входу первого генератора синдрома, первому входу четвертого элемента ИЛИ и входу второго триггера, выход которого подключен к первому входу пятого элемента ИЛИ, выход второго анализатора синдрома подключен к третьему входу второго генератора синдрома, второму входу четвертого элемента ИЛИ и входу

5 третьего триггера. выход которого подключен к второму входу пятого элемента ИЛИ, выход которого является третьим выходом декодера и подключен к прямому входу элемента ЗАПРЕТ, выход которого подключен

10 к третьему входу третьего элемента ИЛИ, выход которого является первым выходом декодера, выход четвертого элемента ИЛИ подключен к первому входу третьего элемента И, второй вход которого объединен с

15 инверсным входом элемента ЗАПРЕТ и является управляющим входом декодера, вход первого триггера и выход третьего элемента

И являются соответственно вторым тактовым входом и вторым выходом декодера.

1674384

Составитель О. Тюрина

Реда. стор О. Спесивых Техред М,Моргентал Корректор В. Гирняк

Заказ 2936 Тираж 438 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101